電子元件技術(shù)網(wǎng)logo
設(shè)計必備:如何防止電路設(shè)計中的靜電放電
設(shè)計必備:如何防止電路設(shè)計中的靜電放電

對某些人來說ESD是一種挑戰(zhàn),因為需要在處理和組裝未受保護(hù)的電子元件時不能造成任何損壞。這是一種電路設(shè)計挑戰(zhàn),因為需要保證系統(tǒng)承受住ESD的沖擊,之后仍能正常工作,更好的情況是經(jīng)過ESD事件后不發(fā)生用戶可覺察的故障。

與人們的常識相反,設(shè)計人員完全可以讓系統(tǒng)在經(jīng)過ESD事件后不發(fā)生故障并仍能繼續(xù)運(yùn)行。將這個目標(biāo)謹(jǐn)記在心,下面讓我們更好地理解ESD沖擊時到底發(fā)生了什么,然后介紹如何設(shè)計正確的系統(tǒng)架構(gòu)來應(yīng)對ESD。詳細(xì)閱讀>>

干貨"title="干貨" 干貨

元器件靜電放電隱患貫穿元器件設(shè)計、生產(chǎn)、檢驗、交接、運(yùn)輸、使用全過程,通用的防護(hù)手段不可或缺,但為滿足新型號用元器件的發(fā)展對靜電防護(hù)技術(shù)的提升需求,需要建立系統(tǒng)性、工程性的靜電防護(hù)體系,遵循靜電防護(hù)與全面質(zhì)量管理相結(jié)合,靜電防護(hù)與關(guān)鍵工序質(zhì)量控制相結(jié)合,靜電防護(hù)堅持領(lǐng)導(dǎo)、技術(shù)人員、基層員工三結(jié)合的原則,控制元器件靜電放電損傷質(zhì)量問題的產(chǎn)生,為保障型號元器件可靠性提供了有力的支撐。

不比不知道!系統(tǒng)層級靜電放電與芯片層級靜電放電的差異

不比不知道!系統(tǒng)層級靜電放電與芯片層級靜電放電的差異

?

隨著半導(dǎo)體技術(shù)的發(fā)展,大量集成電路被應(yīng)用到電子產(chǎn)品中,靜電放電也成為影響電子產(chǎn)品性能的關(guān)鍵因素。但是靜電放電針對不同的環(huán)境也有不同的差異。最為明顯的就是系統(tǒng)層級靜電放電和芯片層級靜電放電。詳細(xì)閱讀>>

問題盤點:智能手機(jī)EMI測試中ESD靜電放電

問題盤點:智能手機(jī)EMI測試中ESD靜電放電

?

智能手機(jī)設(shè)計在經(jīng)歷電磁兼容測試時候總是會出現(xiàn)或多或少的ESD靜電放電抗擾問題,這些ESD問題都分布在哪里呢?主要是些什么樣的ESD靜電放電問題?有什么大的問題和后果?詳細(xì)閱讀>>

基于USB3.0靜電放電防護(hù)的解決方案

基于USB3.0靜電放電防護(hù)的解決方案

?

為實現(xiàn)十倍于USB2.0的傳輸速度,USB 3.0控制芯片必須使用更先進(jìn)的制程來設(shè)計與制造,這也造成控制芯片對ESD的耐受能力快速下降。USB 3.0會被大量用來傳輸影音數(shù)據(jù),對數(shù)據(jù)傳輸容錯率會有越嚴(yán)格的要求,必要使用額外的保護(hù)組件來防止ESD事件對數(shù)據(jù)傳輸?shù)母蓴_。詳細(xì)閱讀>>

ESD - 設(shè)計PCB時的抗靜電放電方法

ESD - 設(shè)計PCB時的抗靜電放電方法

?

在PCB板的設(shè)計當(dāng)中,可以通過分層、恰當(dāng)?shù)牟季植季€和安裝實現(xiàn)PCB的抗ESD設(shè)計。通過調(diào)整PCB布局布線,能夠很好地防范ESD.盡可能使用多層PCB,相對于雙面PCB而言,地平面和電源平面,以及排列緊密的信號線-地線間距能夠減小共模阻抗和感性耦合,使之達(dá)到雙面PCB的1/10到1/100.對于頂層和底層表面都有元器件、具有很短連接線。詳細(xì)閱讀>>

關(guān)于靜電放電保護(hù)的專業(yè)知識,不看可惜了!

?

關(guān)于靜電放電保護(hù)的專業(yè)知識,不看可惜了!

靜電,通常都是人為產(chǎn)生的,如生產(chǎn)、組裝、測試、存放、搬運(yùn)等過程中都有可能使得靜電累積在人體、儀器或設(shè)備中,甚至元器件本身也會累積靜電,當(dāng)人們在不知情的情況下使這些帶電的物體接觸就會形成放電路徑,瞬間使得電子元件或系統(tǒng)遭到靜電放電的損壞(這就是為什么以前修電腦都必須要配戴靜電環(huán)托在工作桌上,防止人體的靜電損傷芯片),如同云層中儲存的電荷瞬間擊穿云層產(chǎn)生劇烈的閃電,會把大地劈開一樣,而且通常都是在雨天來臨之際,因為空氣濕度大易形成導(dǎo)電通到。詳細(xì)閱讀>>

如何有效防護(hù)靜電放電?

?

如何有效防護(hù)靜電放電?

在尺寸不斷縮小的微電子時代,如果靜電放電(ESD)瞬變未加抑制地在PCB走線上出現(xiàn)之前你不去主動地阻止它們,那么ESD事件很可能毀了你的產(chǎn)品。詳細(xì)閱讀>>

基礎(chǔ)知識 基礎(chǔ)知識
電子產(chǎn)品的靜電放電保護(hù)(一)

電子產(chǎn)品的靜電放電保護(hù)(一)

?

為了提高產(chǎn)品的耐受性,影響整個電子業(yè)的四個長期趨勢,促使靜電放電(ESD)保護(hù)在目的性工程的總體實踐中日益重要。首先,與數(shù)年前相比,隨著用戶、信號I/O功能日益復(fù)雜和流行,產(chǎn)品上ESD的閃擊進(jìn)入點多了許多。尤其是對于信號I/O端口,以及小鍵盤、指示器、顯示器。詳細(xì)閱讀>>

電子產(chǎn)品的靜電放電保護(hù)(二)

電子產(chǎn)品的靜電放電保護(hù)(二)

?

實際上,所有ESD測試標(biāo)準(zhǔn)都涉及了沖擊源模型,例如人體、機(jī)器或充電器件。這些模型精確地解釋了測試源的導(dǎo)電特性。最新的測試標(biāo)準(zhǔn)如普遍應(yīng)用的IEC-61000-4-2,詳述了沖擊波形,進(jìn)一步將測試源簡化成測試源變量參數(shù),為研究和評估各種高速瞬態(tài)緩解辦法提供了關(guān)鍵信息。詳細(xì)閱讀>>

元器件靜電放電損傷及防護(hù)

元器件靜電放電損傷及防護(hù)

?

隨著微電子技術(shù)的飛速發(fā)展,特別是隨著集成電路特征尺寸的減小以及MOS集成電路的廣泛使用,新型集成電路普遍具有線間距短、線細(xì)、集成度高、運(yùn)算速度快、低功率和輸入阻抗高等特點,因而導(dǎo)致這類器件對靜電放電越來越敏感。詳細(xì)閱讀>>

ESD的設(shè)計學(xué)問太深了,這里只是拋磚引玉給大家科普一下了,基本上ESD的方案有如下幾種:電阻分壓、二極管、MOS、寄生BJT、SCR(PNPN structure)等幾種方法。而且ESD不僅和Design相關(guān),更和FAB的process相關(guān),而且學(xué)問太深了,這里我也不是很了解,無法給再大家深入了。當(dāng)然術(shù)業(yè)專攻學(xué)無止境,工作中只有不斷學(xué)習(xí)才會創(chuàng)收更高效益。