你的位置:首頁 > 電源管理 > 正文

硬件開發(fā),我想和MOS管聊聊

發(fā)布時間:2019-05-16 責任編輯:wenwei

【導讀】MOS 管作為半導體領域最基礎的器件之一,無論是在IC 設計里,還是板級電路應用上,都十分廣泛。目前尤其在大功率半導體領域,各種結(jié)構的 MOS 管更是發(fā)揮著不可替代的作用。作為一個基礎器件,往往集簡單與復雜與一身,簡單在于它的結(jié)構,復雜在于基于應用的深入考量。
 
因此,作為硬件開發(fā)者,想在電路設計上進階,搞懂 MOS 管是必不可少的一步,今天來聊聊。
 
一、 MOS 管的半導體結(jié)構
 
作為半導體器件,它的來源還是最原始的材料,摻雜半導體形成的 P 和 N 型物質(zhì)。
 
硬件開發(fā),我想和MOS管聊聊
 
那么,在半導體工藝里,如何制造 MOS 管的?
 
硬件開發(fā),我想和MOS管聊聊
 
這就是一個 NMOS 的結(jié)構簡圖,一個看起來很簡單的三端元器件。具體的制造過程就像搭建積木一樣,在一定的地基(襯底)上依據(jù)設計一步步“蓋”起來。
 
硬件開發(fā),我想和MOS管聊聊
 
MOS 管的符號描述為:
 
硬件開發(fā),我想和MOS管聊聊
 
二、 MOS 管的工作機制
 
以增強型 MOS 管為例,我們先簡單來看下 MOS 管的工作原理。
 
由上圖結(jié)構我們可以看到 MOS 管類似三極管,也是背靠背的兩個PN結(jié)!三極管的原理是在偏置的情況下注入電流到很薄的基區(qū)通過電子-空穴復合來控制CE之間的導通,MOS 管則利用電場來在柵極形成載流子溝道來溝通DS之間。
 
硬件開發(fā),我想和MOS管聊聊
 
如上圖,在開啟電壓不足時,N區(qū)和襯底P之間因為載流子的自然復合會形成一個中性的耗盡區(qū)。
 
給柵極提供正向電壓后,P區(qū)的少子(電子)會在電場的作用下聚集到柵極氧化硅下,最后會形成一個以電子為多子的區(qū)域,叫反型層,稱為反型因為是在P型襯底區(qū)形成了一個N型溝道區(qū)。這樣DS之間就導通了。
 
下圖是一個簡單的MOS管開啟模擬:
 
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
 
這是MOS管電流Id隨Vgs變化曲線,開啟電壓為1.65V。下圖是MOS管的IDS和VGS與VDS 之間的特性曲線圖,類似三極管。
 
硬件開發(fā),我想和MOS管聊聊
 
下面我們先從器件結(jié)構的角度看一下MOS管的開啟全過程。
 
1、   Vgs 對MOS 管的開啟作用
 
硬件開發(fā),我想和MOS管聊聊
 
一定范圍內(nèi) Vgs>Vth,Vds<Vgs-Vth,Vgs 越大,反型層越寬,電流越大。這個區(qū)域為 MOS 管的線性區(qū)(可變電阻區(qū))。即:
 
Vgs 為常數(shù)時,Vds 上升,Id 近似線性上升,表現(xiàn)為一種電阻特性。
 
Vds 為常數(shù)時,Vgs 上升,Id 近似線性上升,表現(xiàn)出一種壓控電阻的特性。
 
即曲線左邊
 
硬件開發(fā),我想和MOS管聊聊
 
2、   Vds對MOS管溝道的控制
 
硬件開發(fā),我想和MOS管聊聊
 
當Vgs>Vth,Vds<Vgs-Vth時,分析同上曲線左側(cè),電流Id隨Vds上升而上升,為可變電阻區(qū)。
 
當Vds>Vgs-Vth后,我們可以看到因為DS之間的電場開始導致右側(cè)的溝道變窄,電阻變大。所以電流Id增加開始變緩慢。當Vds增大一定程度后,右溝道被完全夾斷了!
 
硬件開發(fā),我想和MOS管聊聊
 
此時DS之間的電壓都分布在靠近D端的夾斷耗盡區(qū),夾斷區(qū)的增大即溝道寬度W減小導致的電阻增大抵消了Vds對Id的正向作用,因此導致電流Id幾乎不再隨Vds增加而變化。此時的D端載流子是在強電場的作用下掃過耗盡區(qū)達到S端!
 
硬件開發(fā),我想和MOS管聊聊
 
這個區(qū)域為 MOS 管的恒流區(qū),也叫飽和區(qū),放大區(qū)。
 
但是因為有溝道調(diào)制效應導致溝道長度 L 有變化,所以曲線稍微上翹一點。
 
重點備注:MOS 管與三極管的工作區(qū)定義差別
 
三極管的飽和區(qū):輸出電流 Ic 不隨輸入電流 Ib 變化。
 
MOS 管的飽和區(qū):輸出電流 Id 不隨輸出電壓 Vds 變化。
 
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
 
3、擊穿
 
Vgs 過大會導致柵極很薄的氧化層被擊穿損壞。
 
Vds 過大會導致D和襯底之間的反向PN結(jié)雪崩擊穿,大電流直接流入襯底。
 
三、 MOS 管的開關過程分析
 
如果要進一步了解MOS管的工作原理,剖析MOS管由截止到開啟的全過程,必須建立一個完整的電路結(jié)構模型,引入寄生參數(shù),如下圖。
 
硬件開發(fā),我想和MOS管聊聊
 
詳細開啟過程為:
 
硬件開發(fā),我想和MOS管聊聊
 
t0~t1階段:柵極電流對Cgs和Cgd充電,Vgs上升到開啟電壓Vgs(th),此間,MOS沒有開啟,無電流通過,即MOS管的截止區(qū)。在這個階段,顯然Vd電壓大于Vg,可以理解為電容 Cgd 上正下負。
 
硬件開發(fā),我想和MOS管聊聊
 
t1~t2 階段:Vgs達到Vth后,MOS管開始逐漸開啟至滿載電流值Io,出現(xiàn)電流Ids,Ids與Vgs呈線性關系,這個階段是MOS管的可變電阻區(qū),或者叫線性區(qū)。
 
硬件開發(fā),我想和MOS管聊聊
 
t2~t3階段:在MOS完全開啟達到電流Io后,柵極電流被完全轉(zhuǎn)移到Ids中,導致Vgs保持不變,出現(xiàn)米勒平臺。在米勒平臺區(qū)域,處于MOS管的飽和區(qū),或者叫放大區(qū)。
 
在這一區(qū)域內(nèi),因為米勒效應,等效輸入電容變?yōu)椋?+K)Cgd。
 
米勒效應如何產(chǎn)生的:
 
在放大區(qū)的 MOS管,米勒電容跨接在輸入和輸出之間,為負反饋作用。具體反饋過程為:Vgs 增大>mos開啟后Vds開始下降>因為米勒電容反饋導致Vgs 也會通過Cgd放電下降。這個時候,因為有外部柵極驅(qū)動電流,所以才會保持了Vgs 不變,而Vds還在下降。
 
硬件開發(fā),我想和MOS管聊聊
 
t3~t4階段:渡過米勒平臺后,即Cgd反向充電達到Vgs,Vgs繼續(xù)升高至最終電壓,這個電壓值決定的是MOS管的開啟阻抗Ron大小。
 
硬件開發(fā),我想和MOS管聊聊
 
我們可以通過仿真看下具體過程:
 
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
 
由上面的分析可以看出米勒平臺是有害的,造成開啟延時,不能快速進入可變電阻區(qū),導致?lián)p耗嚴重,但是這個效應又是無法避免的。
 
目前減小 MOS 管米勒效應的幾種措施:
 
a: 提高驅(qū)動電壓或者減小驅(qū)動電阻,目的是增大驅(qū)動電流,快速充電。但是可能因為寄生電感帶來震蕩問題。
 
硬件開發(fā),我想和MOS管聊聊
 
b: ZVS 零電壓開關技術是可以消除米勒效應的,即在 Vds 為 0 時開啟溝道,在大功率應用時較多。
 
c: 柵極負電壓驅(qū)動,增加設計成本。
 
硬件開發(fā),我想和MOS管聊聊
 
硬件開發(fā),我想和MOS管聊聊
 
d: 有源米勒鉗位。即在柵極增加三極管,關斷時拉低柵極電壓。
 
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
 
四、 MOS 管的驅(qū)動應用
 
上面已經(jīng)詳細介紹了 MOS 管的工作機制,那么我們再來看 datasheet 這些參數(shù)就一目了然了。
 
硬件開發(fā),我想和MOS管聊聊
 
極限值參數(shù)代表應用時的最高范圍,功耗和散熱是高功率應用時的重點。
 
硬件開發(fā),我想和MOS管聊聊
硬件開發(fā),我想和MOS管聊聊
 
功率應用中尤其考慮導通電阻、米勒電容等,高速應用中重點考慮寄生電容。
 
漏電流的參數(shù)一般影響的是大規(guī)模集成芯片的功耗。
 
反向恢復時間是一個重要參數(shù),它表示 MOS 管由開啟到截止的恢復時間,時間太長會極大影響速度和功耗。
 
硬件開發(fā),我想和MOS管聊聊
 
體二極管:
 
在分立器件NMOS管中,S端一般襯底,所以導致DS之間有一個寄生二極管。
 
但是在集成電路內(nèi)部,S端接低電位或者高電位,不一定接襯底,所以就不存在寄生二極管。
 
硬件開發(fā),我想和MOS管聊聊
 
寄生二極管具有保護 MOS 管的作用,導出瞬間反向的大電流。 
 
MOS 的驅(qū)動是應用設計的重點,接下來我們聊聊有哪些驅(qū)動方式和特點。
 
4.1 直接驅(qū)動
 
驅(qū)動芯片直接輸出 PWM 波
 
硬件開發(fā),我想和MOS管聊聊
 
特點:驅(qū)動環(huán)路距離不能太遠,否則因為寄生電感降低開關速度和導致振鈴。另外,一般驅(qū)動器也難以提供很大的驅(qū)動電流。
 
4.2 推挽式驅(qū)動
 
PWM 驅(qū)動通過推挽結(jié)構來驅(qū)動柵極
 
硬件開發(fā),我想和MOS管聊聊
 
特點:實現(xiàn)較小的驅(qū)動環(huán)路和更大的驅(qū)動電流,柵極電壓被鉗位在 Vb+Vbe 和 GND 與Vbe 之間。
 
4.3 柵極驅(qū)動加速電路
 
硬件開發(fā),我想和MOS管聊聊
 
并聯(lián)二極管可以分流,但是隨著電壓降低,二極管逐漸失去作用。
 
硬件開發(fā),我想和MOS管聊聊
 
4.4  PNP關斷電路
 
硬件開發(fā),我想和MOS管聊聊
 
特點:PNP 在關斷時形成短路放電,但是無法完全為 0,二極管 Don 可以鉗位防止三極管擊穿。
 
五、 小結(jié)
 
以上大概詳細介紹了MOS管這一半導體基礎元器件的工作原理和應用,具體到工作中還需要的是實際測試和實驗,特別是不斷在一些應用中,尤其是應用問題中加深理解。這樣或許才能真正的把相關基礎知識融入到自己的能力中,游刃有余的解決技術問題。搞技術嘛,和做人一樣,從小處做,往高處看。
 
原創(chuàng): 硬漢
 
 
參考:
 
● Power MOSFET Avalanche Guideline----SungmoYoung, Application Engineer
● Analysis of dv/dt Induced Spurious Turn-onof MOSFET
● Prediction of MOS switching-off loss basedon parameters of datasheet
● Power MOS FET Application Note
● Design And Application Guide for HighSpeedMOSFET Gate Drive Circuits
 
 
推薦閱讀:
 
深度解析:環(huán)路分析測試原理
通信工程師們都想要的超薄μModule解決方案來了
電機控制軟件開發(fā)套件啟動新設計
信號耦合對于回路面積控制的意義
噪聲對策應遵循哪幾個步驟?
特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉