你的位置:首頁 > 互連技術(shù) > 正文

【設(shè)計大全】RS485收發(fā)連接器電路設(shè)計集錦

發(fā)布時間:2015-02-09 責(zé)任編輯:sherryyu

【導(dǎo)讀】基于服務(wù)廣大電子愛好者,小編這里整理了關(guān)于RS485收發(fā)連接器電路的參考設(shè)計,為電路設(shè)計者提供思路,在實際使用中需要大家驗證。對于想入門電子或者剛接觸電子的小白們,這篇經(jīng)典之作可是不容錯過的好指導(dǎo)書哦!
 
RS-485標(biāo)準(zhǔn)在工業(yè)控制、電力通訊、智能儀表等領(lǐng)域中使用廣泛。但是,在工業(yè)控制等現(xiàn)場環(huán)境中,情況復(fù)雜,常會有電氣噪聲干擾傳輸線路;在多系統(tǒng)互聯(lián)時,不同系統(tǒng)的地之間會存在電位差,形成接地環(huán)路,會干擾整個系統(tǒng),嚴(yán)重時會造成系統(tǒng)的災(zāi)難性損毀;還可能存在損壞設(shè)備或危害人員的潛在電流浪涌等高電壓或大電流。因此,對RS-485接口的隔離是非常有必要的。
  
隔離RS-485接口電路
  
我們經(jīng)常采用的485接口隔離電路是利用三個光耦隔離收發(fā)及控制信號,加上485收發(fā)器共需要4片IC,且采用光耦隔離需要限流及輸出上拉電阻,必要時還會使用三極管驅(qū)動。設(shè)計電路繁瑣,耗費時間長,如果沒有之前使用光耦的經(jīng)驗,那么在選用光耦限流及輸出上拉電阻方面會耗費很多不必要的時間;且光耦的輸出信號上升時間較長,在與數(shù)字I/O端口相接時,需另加施密特整形才能保證信號的波形符合標(biāo)準(zhǔn),如在FPGA、DSP等系統(tǒng)中的應(yīng)用。
  
ADM2483是內(nèi)部集成了磁隔離通道和485收發(fā)器的芯片,內(nèi)部集成的磁隔離通道原理與光耦不同,在輸入輸出端分別有編碼解碼電路和施密特整形電路,確保了輸出波形的質(zhì)量。且磁隔離功耗僅為光耦的1/10,傳輸延時為ns級,從直流到高速信號的傳輸都具有超越光耦的性能優(yōu)勢。內(nèi)部集成的低功耗485收發(fā)器,信號傳輸速率可達(dá)500Kbps,后端總線可支持掛載256個節(jié)點。具有真失效保護(hù)、電源監(jiān)控以及熱關(guān)斷功能。
  
要實現(xiàn)隔離RS-485接口的電路設(shè)計只需在ADM2483的電源與地之間接一個104的去耦電容即可。當(dāng)然,DC-DC隔離電源是必不可少的。其電路連接如下圖:
隔離RS-485接口電路
信號自收發(fā)電路
  
信號自收發(fā)電路我們采用74HC14芯片,利用它的施密特波形翻轉(zhuǎn)性能來控制RE、DE引腳,以實現(xiàn)信號的自收發(fā)。其電路連接如下圖:
信號自收發(fā)電路
如圖所示,MCU的發(fā)送信號經(jīng)過施密特觸發(fā)器反向后輸給DE和RE腳,發(fā)送數(shù)據(jù)引腳TxD接地。
  
當(dāng)有高電平信號發(fā)送時,經(jīng)反向變?yōu)榈碗娖叫盘枺珼E/RE引腳輸入為低電平,使發(fā)送驅(qū)動器禁止,總線為高阻狀態(tài),此時由A、B總線上的上拉電阻產(chǎn)生高電平輸出。當(dāng)有低電平信號發(fā)送時,經(jīng)反向變?yōu)楦唠娖叫盘?,DE/RE引腳輸入為高電平,使發(fā)送驅(qū)動器工作,由于TxD引腳端接地,為低電平,這樣就將低電平發(fā)送至總線。
 
僅為實現(xiàn)RS-485接口的自收發(fā)功能,在實際應(yīng)用中,應(yīng)根據(jù)使用情況作出相應(yīng)的修改。此收發(fā)電路也有不足之處,當(dāng)在連續(xù)發(fā)送高電平時,ADM2483的DE/RE引腳處于接收狀態(tài),所以,此時的發(fā)送端和接收端都處于接收狀態(tài),這時的總線是空閑狀態(tài),是允許各節(jié)點發(fā)送數(shù)據(jù)的,因此一般在主從式的網(wǎng)絡(luò)結(jié)構(gòu)中采用此方法。在網(wǎng)絡(luò)上也有不同的幾種實現(xiàn)RS-485收發(fā)器自收發(fā)的方案,分別有以下幾種:
[page]

利用三極管反向原理實現(xiàn)
  
電路如下圖:
利用三極管反向原理實現(xiàn)
當(dāng)不發(fā)送數(shù)據(jù)時,TxD信號為高電平,經(jīng)V1反向后使ADM2483于接收狀態(tài)。當(dāng)發(fā)送數(shù)據(jù)時,TxD為高時,經(jīng)V1反向,使發(fā)送驅(qū)動器禁止,總線為高阻狀態(tài),此時由A、B總線上的上拉電阻產(chǎn)生高電平輸出。TxD為低時,經(jīng)V1反向,使發(fā)送驅(qū)動器工作,由于TxD引腳端接地,為低電平,這樣就將低電平發(fā)送至總線。
  
采用這種電路時,需要程序保證不同時進(jìn)行接收和發(fā)送的操作。
  
利用555定時器,其原理于以上電路類似,電路圖如下:
利用555定時器
555定時器為邊沿觸發(fā),當(dāng)TxD發(fā)送高電平時,555定時器OUT引腳輸出低電平,當(dāng)TxD發(fā)送低電平時,555定時器OUT引腳輸出高電平,當(dāng)TxD轉(zhuǎn)為高電平時,OUT引腳輸出的高電平狀態(tài)會延遲一會再轉(zhuǎn)入低電平,以確保發(fā)送數(shù)據(jù)的正確性。
[page]

采用74HC14和RC電路實現(xiàn),此電路是對單純使用74HC14實現(xiàn)自收發(fā)電路的改進(jìn),增加了RC充放電電路,減少總線處于空閑狀態(tài)的時間,電路如下圖:
采用74HC14和RC電路實現(xiàn)
當(dāng)TxD信號為高電平,則通過電阻為電容充電,其充電時間為T,該時間應(yīng)設(shè)置為串口發(fā)送一個字節(jié)所需要的時間,由R,C參數(shù)來確定。當(dāng)電容充滿后,則DE/RE為低電平,使ADM2483處于接收狀態(tài)。在發(fā)送數(shù)據(jù)時,TxD起始位產(chǎn)生第一個下降沿,使電容經(jīng)過二極管進(jìn)行快速放電,使DE/RE很快變?yōu)楦唠娖?,ADM2483處于發(fā)送狀態(tài)。在發(fā)送過程中, 當(dāng)TxD變成高電平時,電容通過電阻緩慢充電,使DE/RE仍然保持在發(fā)送狀態(tài),可有效吸收總線上的反射信號。當(dāng)RC充電結(jié)束,使DE/RE轉(zhuǎn)入接受狀態(tài)時, 總線上的上拉、下拉電阻將維持TxD高電平的發(fā)送狀態(tài),直至整個bit發(fā)送結(jié)束。
  
當(dāng)數(shù)據(jù)發(fā)送完畢以后,TxD變?yōu)楦唠娖剑琑C又開始充電,即經(jīng)T時間后,ADM2483又轉(zhuǎn)換為接收狀態(tài)。以上所有電路均為參考電路,為電路設(shè)計者提供思路,在實際使用中請再次驗證,以確保電路的穩(wěn)定及不會對系統(tǒng)造成破壞。對于電路損壞造成的損失,概不負(fù)責(zé)。
 
要采購連接器么,點這里了解一下價格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉