你的位置:首頁(yè) > EMC安規(guī) > 正文

如何切斷PCB設(shè)計(jì)中的干擾傳播路徑?

發(fā)布時(shí)間:2013-12-31 責(zé)任編輯:sherryyu

【導(dǎo)讀】隨著電子產(chǎn)品的不斷發(fā)展,靈敏度的越加精細(xì)使得設(shè)備的抗干擾度要求更加高難度,隨之PCB設(shè)計(jì)中的抗干擾設(shè)計(jì)也更加“雪上加霜”。如何提高PCB設(shè)計(jì)的抗干擾,切斷PCB設(shè)計(jì)中的干擾傳播路徑也成為一個(gè)大的技術(shù)問(wèn)題。本文分享給大家PCB設(shè)計(jì)工程師的一些在工作中用到的如何切斷PCB設(shè)計(jì)中的干擾傳播路徑的方法,歡迎大家學(xué)習(xí)借鑒。

1、元器件的合理布局

(1)充分考慮電源對(duì)單片機(jī)的影響。電源做得好,整個(gè)電路的抗干擾就解決了一大半。許多單片機(jī)對(duì)電源噪聲很敏感,要給單片機(jī)電源加濾波電路或穩(wěn)壓器,以減小電源噪聲對(duì)單片機(jī)的干擾。比如,可以利用磁珠和電容組成π形濾波電路,當(dāng)然條件要求不高時(shí)也可用100Ω電阻代替磁珠。

(2)如果單片機(jī)的I/O口用來(lái)控制電機(jī)等噪聲器件,在I/O口與噪聲源之間應(yīng)加隔離(增加π形濾波電路)。控制電機(jī)等噪聲器件,在I/O口與噪聲源之間應(yīng)加隔離(增加π形濾波電路)。

(3)注意晶振PCB設(shè)計(jì)布線。晶振與單片機(jī)引腳盡量靠近,用地線把時(shí)鐘區(qū)隔離起來(lái),晶振外殼接地并固定。此措施可解決許多疑難問(wèn)題。

(4)電路板合理分區(qū),如強(qiáng)、弱信號(hào),數(shù)字、模擬信號(hào)。盡可能把干擾源(如電機(jī),繼電器)與敏感元件(如單片機(jī))遠(yuǎn)離。

(5)用地線把數(shù)字區(qū)與模擬區(qū)隔離,數(shù)字地與模擬地要分離,最后在一點(diǎn)接于電源地。A/D、D/A芯片PCB設(shè)計(jì)布線也以此為原則,廠家分配A/D、D/A芯片引腳排列時(shí)已考慮此要求。

(6)單片機(jī)和大功率器件的地線要單獨(dú)接地,以減小相互干擾。大功率器件盡可能放在電路板邊緣。

(7)在單片機(jī)I/O口,電源線,電路板連接線等關(guān)鍵地方使用抗干擾元件如磁珠、磁環(huán)、電源濾波器,屏蔽罩,可顯著提高電路的抗干擾性能。

2、提高敏感器件的抗干擾性能

提高敏感器件的抗干擾性能是指從敏感器件這邊考慮盡量減少對(duì)干擾噪聲的拾取,以及從不正常狀態(tài)盡快恢復(fù)的方法。

提高敏感器件抗干擾性能的常用措施如下:(1)PCB設(shè)計(jì)布線時(shí)盡量減少回路環(huán)的面積,以降低感應(yīng)噪聲。

(2)PCB設(shè)計(jì)布線時(shí),電源線和地線要盡量粗。除減小壓降外,更重要的是降低耦合噪聲。

(3)對(duì)于單片機(jī)閑置的I/O口,不要懸空,要接地或接電源。其它IC的閑置端在不改變系統(tǒng)邏輯的情況下接地或接電源。

(4)對(duì)單片機(jī)使用電源監(jiān)控及看門(mén)狗電路,如:IMP809,IMP706,IMP813,X25043,X25045等,可大幅度提高整個(gè)電路的抗干擾性能。

(5)在速度能滿(mǎn)足要求的前提下,盡量降低單片機(jī)的晶振和選用低速數(shù)字電路。

(6)IC器件盡量直接焊在電路板上,少用IC座。

相關(guān)閱讀:

分享:如何在PCB設(shè)計(jì)階段處理好EMC/EMI問(wèn)題
http://anotherwordforlearning.com/emc-art/80021921

竅門(mén)分享:如何降低PCB設(shè)計(jì)中的噪聲與電磁干擾
http://anotherwordforlearning.com/emc-art/80021853

要采購(gòu)晶振么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門(mén)搜索
?

關(guān)閉

?

關(guān)閉