【導讀】一個良好設計差分對是成功進行高速數(shù)據(jù)傳輸?shù)年P鍵因素。根據(jù)應用的不同，差分對可以是一對印刷電路板 （PCB） 走線，一對雙絞線或一對共用絕緣和屏蔽的并行線。在這一系列中，我將討論差分對的特點，以及針對高速數(shù)據(jù)傳輸?shù)脑O計問題和解決方案。
對于速度的渴求始終在增長，傳輸速率每隔幾年就會加倍。這一趨勢在諸如計算、SAS和SATA存儲方面的PCIe以及云計算中的千兆以太網(wǎng)等很多現(xiàn)代通信系統(tǒng)中很普遍。信息革命對通過傳輸介質傳送數(shù)據(jù)提出了巨大挑戰(zhàn)。目前的傳輸介質仍然依賴于銅線，數(shù)據(jù)鏈路中的信號速率可以達到大于25Gbps，并且端口吞吐量可以大于100Gbps。
這些串行數(shù)據(jù)傳輸設計使用差分信號的方式，通過被稱為差分對的一對銅線來傳送數(shù)據(jù)。A線路和B線路內的信號是等振幅、反相位高速脈沖。差分信號在很多電路上有使用，比如LVDS，CML和PECL等等。
傳送一個理想的串行比特流
串行比特流是通過一個差分對傳播的差分信號。如圖1所示，差分信號的預計到達時間是一樣的，這樣的話，它們在接收端上保持差分信號的屬性（等振幅、反相位）。一個接收器被用來恢復信號，然后正確地采樣和恢復數(shù)據(jù)，從而實現(xiàn)無誤差數(shù)據(jù)傳輸。
圖1：理想差分對的電氣屬性
對于差分對的要求
一個良好設計差分對是成功進行高速數(shù)據(jù)傳輸?shù)年P鍵因素。根據(jù)應用的不同，差分對可以是一對印刷電路板 （PCB） 走線，一對雙絞線或一對共用絕緣和屏蔽的并行線（通常稱為Twin-axial電纜）。在這一系列中，我將討論差分對的特點，以及針對高速數(shù)據(jù)傳輸?shù)脑O計問題和解決方案。
在這一系列的第一部分中，讓我們研究一下差分對的主要要求：
A線路和B線路都需要保持相當恒定和相等的特性阻抗，通常稱為奇模阻抗，此時兩條線路均差分激勵。
差分信號應該在到達目的端時保持差分信號的屬性：幾乎相等的振幅和相反的相位。
每條線路的插入損耗應該大致相等。
每條線路的傳播延遲應該大致相等。
總之，我們應該尋求相等并且相當恒定的奇模阻抗，從而最大限度地減少從源端到目的端整條差分對長度上的阻抗波動。我們也應當使A線路與B線路之間的延遲匹配和插入損耗匹配。此外，我們需要確保插入損耗不會太多，這樣的話，接收器能夠正確地恢復數(shù)據(jù)。
為了滿足上述要求，A線路和B線路應該在它們的物理布局布線中保持高對稱。發(fā)射器和接收器也應該在它們的A和B線路電路中保持高對稱，這樣的話，它們在A線路和B線路上的電氣負載相等。
設計差分對，以最大限度地減少失真
在理想情況下，差分對是完全對稱的，此時具有無限帶寬并且鄰近信號之間完全隔離。在現(xiàn)實情況下，差分信號通過集成電路 （IC） 封裝、外部器件、不同的PCB結構、連接器和電纜連接子系統(tǒng)進行傳播。實現(xiàn)完全對稱的差分對是件不太容易的事情。在以后的博文中，我將討論差分對設計的方案，以及最大限度減少發(fā)射信號失真的技術。
德州儀器 （TI） 擁有完整的高速信號調理IC產(chǎn)品線，諸如重定時器（Retimer）和驅動器（Redriver）。它們在解決所有類型實際差分對設計時碰到的不理想情況，和高插入損耗情況大有幫助，從而在現(xiàn)代系統(tǒng)中實現(xiàn)了可靠數(shù)據(jù)通信并延長了傳輸距離。
