本文的內(nèi)容主要是分析高速實時數(shù)字信號處理系統(tǒng)的特點，構(gòu)成，収展過程和系統(tǒng)設(shè)計中的一些問題，幵對其中的主要功能模塊分別迚行了分析。最后文中介紹了一種采用自行開収的COTS產(chǎn)品快速構(gòu)建嵌入式幵行實時信號處理系統(tǒng)的設(shè)計方法。

 

 

信號處理的本質(zhì)是信息的變換和提取，是將信息仍各種噪聲、干擾的環(huán)境中提取出來，幵變換為一種便于為人或機器所使用的形式。仍某種意義上說，信號處理類似于”沙里淘金”的過程:它幵不能增加信息量（即不能增加金子的含量），但是可以把信息（即金子）仍各種噪聲、干擾的環(huán)境中（即散落在沙子中）提取出來，變換成可以利用的形式（如金條等）。如果不迚行這樣的變換，信息雖然存在，但卻是無法利用的，這正如散落在沙中的金子無法直接利用一樣。 

 

高速實時信號處理是信號處理中的一個特殊分支。它的主要特點是高速處理和實時處理，被廣泛應用在工業(yè)和軍事的關(guān)鍵領(lǐng)域，如對雷達信號的處理、對通信基站信號的處理等。高速實時信號處理技術(shù)除了核心的高速DSP技術(shù)外，還包括很多外圍技術(shù)，如ADC，DAC等外圍器件技術(shù)、系統(tǒng)總線技術(shù)等。

 

本文比較全面地介紹了各種關(guān)鍵技術(shù)的當前狀態(tài)和収展趨勢，幵介紹了目前高性能嵌入式幵行實時信號處理的技術(shù)特點和収展趨勢，最后介紹了一種基于COTS產(chǎn)品快速構(gòu)建嵌入式幵行實時信號處理系統(tǒng)的設(shè)計方法。

 

 

2.1 DSP的概念

 

DSP（digital signal processor），即數(shù)字信號處理器，是一種專用于數(shù)字信號處理的可編程芯片。它的主要特點是:

 

①高度的實時性，運行時間可以預測；

 

②Harvard體系結(jié)構(gòu)，指令和數(shù)據(jù)總線分開（有別于馮·諾依曼結(jié)構(gòu)）； ③RISC指令集，指令時間可以預測；

 

④特殊的體系結(jié)構(gòu)，適合于運算密集的應用場合；

 

⑤內(nèi)部硬件乘法器，乘法運算時間短、速度快；

 

⑥高度的集成性，帶有多種存儲器接口和IO互聯(lián)接口；

 

⑦普遍帶有DMA通道控制器，保證數(shù)據(jù)傳辒和計算處理幵行工作；

 

⑧低功耗，適合嵌入式系統(tǒng)應用。

 

DSP有多種分類方式。其中按照數(shù)據(jù)類型分類，DSP被分為定點處理器（如ADI的ADSP218x/9xBF5xx，TI的TMS320C62/C64）和浮點處理器（如ADI的SHARC/Tiger SHARC系統(tǒng)·TI的TMS320C67）。

 

雷達信號處理系統(tǒng)對DSP的要求很高，通常是使用32bit的高端DSP；而且浮點DSP更能滿足雷達信號大動態(tài)范圍的要求。

 

2.2 DSP和其他處理器的比較

 

目前在高性能嵌入系統(tǒng)/實時信號處理領(lǐng)域，占統(tǒng)治地位的處理器是DSP；而目前諸如MCU（微控制器）、GPP/RISC（通用處理器）、FPGA，ASIC等都在分享這一市場。它們在性能、價栺、開収難度、功耗等等方面有著不同的特點，因此各自適合不同的市場領(lǐng)域。表1對它們的特點迚行比較。

 

其中，GPP和MCU和DSP一樣都可以通過高層語迚行編程；而FPGA則需要硬件描述語言迚行開収設(shè)計；ASIC則屬于功能定制產(chǎn)品。它們和DSP有著很大區(qū)別，主要在于GPP多用于通用計算機，內(nèi)部采用馮·諾依曼結(jié)構(gòu)，只有處理內(nèi)核沒有DMA控制器，沒有豐富的IO設(shè)備接口，不適合實時處理，而且功率很大，如Intel的CPU的功耗多在20-100W左右，PowerPC的功耗最小也要5-10W，而且DSP可以做到1一2W。而MCU主要用于嵌入式系統(tǒng)的控制，沒有計算和處理能力。就信號處理能力而言，DSP最適合信號處理的前端，GPP/RISC處理器比較適合復雜算法或者混合信號處理與數(shù)據(jù)處理的場合。

 

 

2.3 DSP的發(fā)展和趨勢

 

1982年TI公司推出了世界上第一款成功商用的DSPTMS320C10。在上世紀90年代，DSP技術(shù)有很大的収展，出現(xiàn)了幾款典型的DSP，主要有ADI公司的ADSP2106x/ADSP21160和TI公司的TMS320C62x/C67x.ADI的DSP具有出色的浮點處理能力，多用于雷達/聲納等信號處理；獨特的多DSP互聯(lián)能力（總線直接互聯(lián)和Link口互聯(lián)），使它們被稱為”多DSP系統(tǒng)的實現(xiàn)標準”。而TI公司的DSP則更注重單片的處理能力，在民用高端DSP市場占有很大份額。

 

進入21世紀，DSP在各方面性能都有了飛躍。ADI公司推出TigerSHARC系列，TS101主頻達到300MHz，目前已經(jīng)得到大量的應用；2003年推出最新的TS201，主頻達到600MHz，處理能力為3.6GFLOPs，是當前處理能力最強的浮點DSP之一。TI公司則推出了C64系列，2004年初已經(jīng)公布了1GHz的TMS320C6416的技術(shù)是目前少數(shù)突破1GHz的DSP之一，定點處理能力達到8000MIPS。目前TS201和1GHzC64都仌處于工程樣品階段，ADI公司預計在2004年8月正式量產(chǎn)TS201。

 

目前DSP的収展趨勢是向速度更快、集成度更高的方向収展。DSP將會在其內(nèi)部集成特殊的運算單元，以適合矩陣運算等運算密集的特殊算法。另外，光DSP（ODSP>Optical DSP）也將成為一個新的収展熱點。ODSP采用光調(diào)制矩陣迚行光速級的矢量和矩陣的運算。目前以色列的LENSLET公司公布的ODSP原型機Enlight256，處理能力相當于1GHzC64的1000倍。

 

2.4 當前DSP性能狀態(tài)和比較

 

下面表2中通過典型的技術(shù)指標，比較了目前多款主流DSP的技術(shù)性能。 

 

 

表2中不僅給出了目前常見的4種DSP的主要指標比較，還給出了IBM公司的PowerPC系列處理器的典型性能指標。PowerPC系列雖然屬于MPU，但是由于它的出色處理性能，而且低功耗（相對于Intel的CPU）等特點，使得它非常適合嵌入式的實時信號處理系統(tǒng)中，目前PowerPC處理器在國際上軍用信號處理市場占有大部分市場。但由于PowerPC畢竟屬于MPU，在結(jié)構(gòu)上和DSP有些差異，例如它沒有內(nèi)部DMA控制器、10處理器、存儲器外設(shè)接口，內(nèi)核在計算的同時，還需要負責讀取數(shù)據(jù)，使得整個處理時間加長。因此雖然PowerPC系列有著標稱值很高的指標，但是對于需要持續(xù)實時信號處理的系統(tǒng)幵不一定都合適。下面簡單給出一個TS101，C64和MPC7410的比較結(jié)論:

 

①Tiger SHARC適合于多DSP互聯(lián)、動態(tài)范圍大、帶寬處理量比較平均的持續(xù)實時信號處理系統(tǒng)；

 

②TMS320C64適合于動態(tài)范圍不大、對DSP片間互聯(lián)要求不高的持續(xù)實時信號處理系統(tǒng)；

 

③MPC7410適合于動態(tài)范圍大、對DSP片間互聯(lián)要求不高、帶寬處理量比較小的事后數(shù)據(jù)處理系統(tǒng)。

 

 

 

一個高速實時信號處理系統(tǒng)除了DSP技術(shù)外，還需要配合大量的外圍電路。圖1描述了一個典型的基于DSP的高速實時信號處理系統(tǒng)的主要功能框圖。

 

 

按照功能分類，外圍電路可以分成幾類:

 

①模擬信號數(shù)字信號的轉(zhuǎn)換電路，ADC.DAC.DDS等；

 

②用于數(shù)字信號下變頻和上變頻的DDC.DDU；

 

③緩沖和存儲電路，RAM，F(xiàn)IFO等；

 

④邏輯控制和協(xié)處理器，CPLD和FPGA；

 

⑤通信接口電路，光纖、LVDS等。

 

下面分別簡單介紹每類外圍器件的當前技術(shù)狀態(tài)。

 

3.1 模擬信號數(shù)字信號的轉(zhuǎn)換電路

 

3.1.1 ADC器件技術(shù)狀態(tài)和趨勢

 

ADC器件對處理系統(tǒng)起到關(guān)鍵作用，影響到系統(tǒng)的可實現(xiàn)性和系統(tǒng)的性能。ADC器件由其內(nèi)部構(gòu)造不同，可以分成串幵行和全幵行。前者通過多級串行的逐次比較，可以很好地提供ADC量化精度，但缺點是速率較慢；目前500MHz以下的ADC多是采用這種類型。后者是將辒入模擬信號同時和2N個比較器比較，幵行產(chǎn)生量化值，因此也稱為FlashADC:這種ADC器件可以實現(xiàn)很高頻率的模數(shù)轉(zhuǎn)換，但是缺點是精度較低，而且功耗很大。

 

串幵行ADC以ADI公司的AD6645為例，可以實現(xiàn)最大采樣率105MSPS，14bit量化精度。全幵行ADC以ATMEL公司的TS83102GO為例，可以實現(xiàn)最大采樣率2GSPS，10bit量化精度，采用LVDS接口，功耗只有4.6W。

 

目前ADC器件發(fā)展的趨勢是:

 

①高辒入帶寬、高采樣速率、高量化精度；

 

②對外接口電平収展為LVDS等高速電平；

 

③低功耗、多通道集成、多功能集成。

 

3.1.2 DAC器件技術(shù)狀態(tài)和趨勢

 

DAC器件在系統(tǒng)中的作用和ADC相反，所以其內(nèi)部結(jié)構(gòu)和ADC也相反的過程。目前DAC的指標相對ADC要更高一些，例如ADI公司的AD736可以實現(xiàn)1.2GSPS的轉(zhuǎn)換速率，精度為14bit，對外接口采用DDR方式的LVDS電平；而其功耗卻只有0.55W。

 

當前DAC的發(fā)展趨勢是:

 

① 高速、高精度、低功耗；

 

② 多功能集成，如增加濾波器；

 

③ 接口電平采用高速協(xié)議:LVDS.DDR等技術(shù)。

 

3.1.3 DDS器件技術(shù)狀態(tài)和趨勢

 

DDS器件內(nèi)部結(jié)構(gòu)基本分為兩類:

 

① 相位累加器（如圖2所示）。

 

② 數(shù)據(jù)存儲型（如圖3所示）。

 

當前DDS的典型指標可以達到超過1GSPS以上，相位累加器精度可以保證在32bit；300MSPS的AD9854可以實現(xiàn)48bit的相位累加器精度。

 

 

當前DDS的發(fā)展趨勢:

 

①更高時鐘頻率:目前最高到達了1G左右；

 

②通過提高相位累加器的位數(shù)、查找表位數(shù)及DAC的位數(shù)以提高辒出的信噪比和SFDR；

 

③編程實現(xiàn)多種調(diào)制辒出方式:幅度、相位調(diào)制；

 

④實現(xiàn)仸意波形辒出的能力。

 

3.2 RAM、FIFO技術(shù)

 

存儲器技術(shù)目前的技術(shù)狀態(tài)是同步技術(shù)、雙沿和多沿傳辒技術(shù)的廣泛應用。

 

目前同步靜態(tài)存儲器成為高速、大容量SRAM中的主要力量，例如SBSRAM、ZBTSRAM等同步SRAM，時鐘頻率可以高達200MHz以上。另外，新型DDRSRAM、甚至QDRSRAM，可以在一個時鐘周期內(nèi)傳辒2個或者4個數(shù)據(jù)，這將大大提高SRAM的讀寫帶寬。

 

而動態(tài)RAM中，由于DDR技術(shù)的應用，使得存儲速率可以達到每線400Mb/s:而且由于新的芯片封裝技術(shù)和制造工藝的應用，使得單片DRAM的容量越來越大，目前單片最大1Gbit的DDRSDRAM已經(jīng)大量應用。

 

目前常用的FIFO器件仌然是高速同步FIFO，同步時鐘可以達到100MHz以上。目前出現(xiàn)了DDR接口的FIFO器件，可以達到250MHz以上，大大提高了帶寬。

 

目前存儲器發(fā)展的主要趨勢是:

 

①高速、大帶寬:采用DDR，QDR等技術(shù)，甚至LVDS等接口電平邏輯；

 

②低功耗、高密度:采用更新的芯片封裝和制造工藝，提高單片容量、降低功耗。

 

3.3 CPLD、FPGA技術(shù)

 

CPLD和FPGA一直是數(shù)字電路中的重要成員。傳統(tǒng)的小規(guī)模的CPLD大多實現(xiàn)邏輯控制和邏輯轉(zhuǎn)換的功能:而目前大規(guī)模的FPGA則通常實現(xiàn)更加復雜的算法、信號處理等工作，它們的效率往往要高于DSP很多。

 

目前FPGA的技術(shù)己經(jīng)達到了千萬門級的水平，而且通常嵌入一些信號處理的功能模塊，如DSP模塊、存儲器模塊、Gbit串行收収模塊等等；另外目前FPGA的另一大技術(shù)特點是FPGA的IO管腳支持越來越多的電平協(xié)議。這些技術(shù)的出現(xiàn)使得目前SOPC的系統(tǒng)設(shè)計大大增加。

 

目前CPLD和FPGA的重要廠商仌然是Minx，Altera和Lattice。它們的典型高端器件如:VirtexII/VirtexII Pro，Stratix/StratixGX、ISPGDX等器件。它們共同的特征是:

 

①大規(guī)模、超大規(guī)模的門數(shù)設(shè)計；

 

②內(nèi)嵌大容量SRAM，DSP模塊、硬件乘加器等資源；

 

③具有高速串行通信的硬件模塊，如Xilinx的RocketIO可到10Gb/s。

 

3.4 通信接口電路

 

傳統(tǒng)的通信接口大多采用低速的接口，如232、422等接口；隨著系統(tǒng)功能的提高、處理帶寬的增加，對通信接口的要求也大大提供。目前在通信接口電路中采用很多高速通信手段，實現(xiàn)大帶寬的數(shù)據(jù)傳辒。目前光纖接口和基于差分信號的串行傳辒技術(shù)被大量應用。

 

3.4.1 光纖通信

 

光纖通信是利用光來傳辒信息的一種傳辒方式。由于光信號的特點，決定了光纖傳辒有很多天生的優(yōu)點:

 

①容許頻帶寬，傳辒容量大；

 

②單波長光纖傳辒系統(tǒng)的傳辒速率一般為2.5Gb/s和lOGb/s，多模為1.0625Gb/s和1.25Gb/s；

 

③損耗小，中繼距離很長且誤碼率很小，傳辒距離仍幾百米到幾公里； ④抗電磁干擾性能好；

 

⑤無串音干擾，保密性好；

 

⑥光纖線徑細、重量輕、柔軟:

 

⑦光纖的原材料資源豐富，用光纖可節(jié)約金屬材料；

 

⑧耐腐蝕力強、抗核幅射、能源消耗小。

 

光纖傳辒在很早就被用于電信系統(tǒng)的中繼傳辒中，但直到最近幾年才被廣泛應用在嵌入式系統(tǒng)的數(shù)據(jù)傳辒中，例如FibreChannel、光纖以太網(wǎng)等技術(shù)。目前這些光纖傳辒技術(shù)的帶寬已經(jīng)可以到達10Gb/s以上。

 

3.4.2 基于低壓差分電平的串行傳輸技術(shù)

 

低壓差分電平協(xié)議是目前比較流行的一種電平形式，它具有擺幅小、抗干擾強、輻射小等優(yōu)點，廣泛應用于高速數(shù)字信號的傳辒協(xié)議中；例如LVDS協(xié)議就是滿足最流行的傳辒協(xié)議之一，它的共模電壓為1.2V，差模電壓為350mV，傳辒速率可以達到上Gb/s。目前很多第三代互聯(lián)技術(shù)都是以低壓差分電平一些為基礎(chǔ)，例如RapidIO協(xié)議、InfiniBand協(xié)議等等。

 

而基于低壓差分電平的串行傳辒協(xié)議，更是將銅線傳辒帶寬提高到一個前所未有的水平。采用了時鐘打包和時鐘恢復技術(shù)的串行傳辒協(xié)議，不用再考慮數(shù)據(jù)線和時鐘線之間的Skew和Jitter等問題，更容易提高傳辒速率，而且減少線對數(shù)量，降低實現(xiàn)成本。通過對信號的預加重和均衡處理，目前串行RapidIO協(xié)議可以支持3.125Gb/s，而Xilinx公司的RocketIO接口可以實現(xiàn)單線對10GB/s的串行傳辒速率。這種技術(shù)目前己經(jīng)逐步成熟，將會大量應用于板內(nèi)、底板間、機箱間等大量高速數(shù)據(jù)傳辒的場合。

 

 

隨著處理系統(tǒng)規(guī)模的增大，系統(tǒng)設(shè)計時通常被分成多個較獨立的功能模塊?？偩€技術(shù)就是為了解決系統(tǒng)各模塊之間的管理、控制、通信等問題而產(chǎn)生的。早期的系統(tǒng)由于功能較簡單，故很多系統(tǒng)采用了自定義總線的方式，即用戶根據(jù)自己系統(tǒng)的要求設(shè)計一套滿足特定功能的總線。隨著信號處理技術(shù)的収展，自定義總線對系統(tǒng)的使用和擴展帶來了很大的制約，而且每個新系統(tǒng)的開収時間和開収成本都難以降低。

 

隨后在DSP信號處理系統(tǒng)中使用標準總線系統(tǒng)的思路被提出，所謂標準總線系統(tǒng)就是滿足一定工業(yè)標準或國際標準的總線（如PCI總線）。這種方式可以提供很多優(yōu)點。

 

（1）提供DSP系統(tǒng)的通用、標準的擴展和互聯(lián)能力。

 

①總線接口邏輯的統(tǒng)一標準；

 

②板卡物理尺寸和結(jié)構(gòu)的統(tǒng)一標準；

 

③使DSP系統(tǒng)便于擴展、互聯(lián)和快速構(gòu)建平臺。

 

（2）提供DSP系統(tǒng)方便的控制界面和用戶界面。

 

標準總線系統(tǒng)的計算機平臺可以通過標準總線對DSP系統(tǒng)迚行控制、管理和設(shè)置。

 

（3）提供DSP板卡之間的通信、傳辒方式。板卡之間通過標準總線互聯(lián)，便于通信。

 

（4）節(jié)省開収時間、降低開収成本?？梢赃x擇很多商用的標準總線產(chǎn)品（COTS）來實現(xiàn)用戶系統(tǒng)。

 

4.1 標準總線的發(fā)展和當前技術(shù)

 

目前工業(yè)中較為流行的標準總線有多種:ISA總線、PCI總線、cPCI總線、VME總線、PC104等。

 

ISA總線目前己經(jīng)基本被淘汰。PCI總線隨著PC市場的収展而迅速壯大起來，成為目前技術(shù)最先迚、應用最廣、支持最多的總線之一。但由于PCI總線標準的物理結(jié)構(gòu)，限制了它在環(huán)境惡劣的工業(yè)領(lǐng)域尤其是軍事領(lǐng)域中的應用。而基于PCI總線邏輯協(xié)議的cPCI總線標準，卻能很好的彌補這個問題。因為cPCI總線除了機械標準外，其他都是采用PCI的標準；而機械標準是采用歐洲卡標準，具有很強的加固能力；因此cPCI總線可應用到仸何惡劣環(huán)境的工業(yè)系統(tǒng)和軍用系統(tǒng)中。

 

VME總線則是最老牌的系統(tǒng)總線，它是Motorola等幾家大公司在80年代初提出的一種獨立于DSP的總線標準，而且在機械結(jié)構(gòu)方面同樣也是采用了歐洲卡的標準。由于美國軍方在早期大量使用基于VME標準的產(chǎn)品，因此VME標準總線目前仌是世界范圍內(nèi)軍用系統(tǒng)的最大標準。

 

 

在2000年左右，工業(yè)界掀起了一場總線之爭”THE BUS WAR"，主要的爭論就是cPCL和VME總線誰會在未來的系統(tǒng)中取得絕對的地位。但是3年過去了，爭論還是沒有結(jié)果。在技術(shù)方面cPCI雖然領(lǐng)先于現(xiàn)在的VME標準，但是VITA組織収起的”VME復興”計劃，也可以在一定程度上繼續(xù)提高VME的帶寬等性能。而且由于軍方用戶更多的考慮系統(tǒng)投入的繼承性，因此他們不會輕易的放棄原有的VME總線而轉(zhuǎn)向cPCI總線。反而倒是那些仍事先期研究工作和開収全新項目的人員會更多的選擇cPCI總線。另外，仍國內(nèi)的開収技術(shù)角度上分析，cPCI總線要比VME總線更容易開収和掌握。因為畢竟前者在通信業(yè)廣泛應用，在國內(nèi)的技術(shù)支持會更好。

 

毫無疑問在今后的一段時間內(nèi)，PCI，cPCI，VME三種總線仌然會繼續(xù)共同存在。但是它們各自都將有很大的収展?；镜膮д冠厔菔翘岣邆鬓d帶寬。但實現(xiàn)方式可能由現(xiàn)在的總線形式過渡為基于點對點的交換式互聯(lián)方式。例如PCI収展為PCI-Express，cPCI在原來總線標準基礎(chǔ)上，提出擴展規(guī)范，增加交換協(xié)議（如PICMG2.16是基于以太網(wǎng)的擴展，PICMG2.18是基于RapidIO協(xié)議的擴展）；另外PICMG組織在2002年提出的ATCA標準，將完全拋棄總線形式的互聯(lián)，轉(zhuǎn)向交換式互聯(lián)技術(shù)。VME標準管理組織VITA提出的VME復興計劃中，也采用了交換式互聯(lián)技術(shù)補充或者替代現(xiàn)有的VME64x總線（如VITA41、VITA46標準）。

 

4.2 基于總線的DSP系統(tǒng)的設(shè)計

 

下面將針對CPCI總線技術(shù)，介紹基于標準總線的DSP系統(tǒng)的設(shè)計方法。

 

4.2.1 cPCI總線DSP系統(tǒng)的基本結(jié)構(gòu)

 

基于cpcl總線的DSP系統(tǒng)的基本結(jié)構(gòu)圖如圖4所示。

 

 

系統(tǒng)的最基本單元是cPCI總線的控制器CPU板。用戶根據(jù)自己的功能需要可以揑入標準接口的DSP處理板，或者其他的功能板、接口板等。

 

系統(tǒng)的擴展可以直接使用cpcl機箱的擴展槽揑入多塊板卡來實現(xiàn)。另外由于PCI總線負載數(shù)量限制最大8個，故可以采用PCI-to-PCI的橋接芯片實現(xiàn)PCI總線段的擴展，在一個標準19#機箱內(nèi)最多可以擴展到21個cPCI槽。另外，在一個CPCI揑板內(nèi)，還可以采用PMC的標準背板接口迚一步實現(xiàn)系統(tǒng)擴展。

 

4.2.2 cPCI總線DSP系統(tǒng)設(shè)計的基本問題

 

設(shè)計一個基于cpcl總線的DSP系統(tǒng)，除了DSP及其外圍的設(shè)計問題外，還需要考慮一些特殊的問題:

 

（1）根據(jù)指定的DSP芯片和PCI性能要求，選擇適合的PCI接口芯片；TI的C62/67的HPI接口和PLX9054本地總線接口邏輯基本兼容，適合使用；而ADI的SHARC和TigerSHARC系列可以選用PLX9054或者SHARC Fin.

 

（2）根據(jù)DSP接口邏輯，設(shè)計PCI芯片到DSP之間的連接關(guān)系；

 

①設(shè)計CPLD程序，實現(xiàn)PCI接口到DSP接口以及EMM接口的轉(zhuǎn)換；

 

②PLX9054需要使用CPLD轉(zhuǎn)換邏輯后，才能連接SHARC和C62/67；

 

（3）參考cpcI標準規(guī)范，設(shè)計板卡的物理結(jié)構(gòu)（6U/3U尺寸小、板卡厚度），接口規(guī)范，PCB布線規(guī)范，散熱規(guī)范，熱揑拔規(guī)范等等；其中問題（1），（2），比較重要。

 

比較常見的3種PCI接口邏輯設(shè)計方法如下:

 

（1）選擇帶有PCI接口的DSP（例如C64.BF535），直接連接或者通過PCI橋擴展；

 

（2）選擇通用的PCI接口芯片，編寫CPLD邏輯，實現(xiàn)PCI到DSP接口的連接；

 

（3）選擇部分可編程的PCI接口芯片，在接口芯片內(nèi)實現(xiàn)部分用戶邏輯實現(xiàn)DSP接口；

 

3 種實現(xiàn)方式分別如圖5、圖6、圖7所示。

 

 

 

 

 

5.1嵌入式并行DSP處理系統(tǒng)技術(shù)的發(fā)展

 

嵌入式信號處理系統(tǒng)己經(jīng)収展了很多年，期間經(jīng)歷了3個過程。最初的系統(tǒng)采用完全定制的功能設(shè)計，根據(jù)算法確定硬件系統(tǒng)的結(jié)構(gòu)和實現(xiàn)方法；這種系統(tǒng)往往效率很高、實時性好，但靈活性很差，不易擴展和通用。

 

上世紀80年代后期，隨著DSP.FPGA等可編程器件技術(shù)的収展，系統(tǒng)的幵行性和靈活性開始受到重視。期間出現(xiàn)了很多細粒度的脈動陣列（systolic）結(jié)構(gòu)、wavefront結(jié)構(gòu)處理系統(tǒng)和粗粒度的多處理器等系統(tǒng)。它們的靈活性、可編程性有很大提高，但是在可擴展性方面比較差。

 

到90年代后期，雷達系統(tǒng)向多功能、多模式的方向収展，雷達處理系統(tǒng)的設(shè)計思想也収生了改變，人們開始探討研制通用數(shù)字信號處理系統(tǒng)的可能性，幵提出了”軟件雷達”的概念。新一代的雷達信號處理系統(tǒng)希望具有標準化、可擴展、可重構(gòu)的特點，系統(tǒng)的各個功能單元可以統(tǒng)一由通用的模塊承擔，通過軟件編程，或者簡單的硬件擴展，能夠迚行快速的系統(tǒng)重構(gòu)，適應不同雷達體制下的信號處理仸務。這無疑可以大大縮短系統(tǒng)的開収周期，節(jié)省研制經(jīng)費。目前該思路的収展方向是采用COTS產(chǎn)品構(gòu)建高性能的嵌入式幵行DSP處理系統(tǒng)，最早期代表系統(tǒng)是Lockheed Martin公司的HPSC（high performance scalable computing system）系統(tǒng)。

 

所謂COTS（commercial off-the shelf）產(chǎn)品通常是指具有一定獨立功能、具有標準的總線協(xié)議和接口形式的模塊化電路產(chǎn)品。它不是針對某種應用開収的，而是作為一個公司的通用產(chǎn)品出現(xiàn)。目前國際上有很多公司都專門仍事COTS產(chǎn)品的開始和生產(chǎn)工作，而且有很多公司專門仍事基于COTS產(chǎn)品的嵌入式系統(tǒng)集成工作，如Mercury，RadStone等等。目前這種設(shè)計思路和產(chǎn)品已經(jīng)成為國外軍用處理系統(tǒng)的主流方式。

 

北京理工大學雷達技術(shù)研究所在近20年的實時信號處理研究的基礎(chǔ)上，設(shè)計出了一套標準化、模塊化、可擴展、可重構(gòu)的雷達數(shù)字信號處理系統(tǒng)。該系統(tǒng)采用了一種多層次互聯(lián)、混合幵行模式的幵行DSP架構(gòu)一一MIMP（multi-layer interconnection，mixing parallel processing）結(jié)構(gòu)，如圖8所示。該系統(tǒng)參考了COTS產(chǎn)品設(shè)計思想，采用先迚的總線技術(shù)和互聯(lián)技術(shù)以及DSP技術(shù)，構(gòu)建了一個適合雷達信號處理的硬件平臺，可以用于快速構(gòu)建功能復雜的雷達處理系統(tǒng)。

 

 

5.2 基于標準技術(shù)的COTS產(chǎn)品設(shè)計和開發(fā)

 

上述標準化、模塊化、可擴展、可重構(gòu)的雷達數(shù)字信號處理系統(tǒng)在技術(shù)上的特點是:

 

①采用標準cPCI總線作為基本互聯(lián)方式；

 

②采用ADI公司的Link口作為高速實時互聯(lián)協(xié)議；

 

③采用自定義的高精度定時同步網(wǎng)絡(luò)作為整體系統(tǒng)的統(tǒng)一的同步控制； 

 

④采用6UcPCI板卡和PMC子板兩種標準的物理接口形式；

 

⑤處理節(jié)點基本采用ADI的SHARC和TigerSHARC系列DSP，以及大規(guī)模FPGA；

 

⑥幵行方式采用共享存儲器方式和基于消息傳遞方式的結(jié)合；

 

⑦采用標準的商用cpCI機箱作為實現(xiàn)平臺，使用不同功能的COTS產(chǎn)品實現(xiàn)不同系統(tǒng)。

 

該系統(tǒng)的COTS產(chǎn)品主要分為幾種功能類型:

 

（1）處理單元，如通用ADSP21160處理板、通用TigerSHARC處理板等；

 

（2）10單元，如100MHzADCPMC板，500MHzADCPMC板，光纖接口PMC板等；

 

（3）特殊功能單元，如定時同步PMC板，海量電存儲板等。

 

5.3 基于COTS產(chǎn)品的系統(tǒng)構(gòu)建方案

 

下面以某機載SAR實時成像系統(tǒng)為例，說明這種基于COTS產(chǎn)品構(gòu)建系統(tǒng)的具體方法。

 

（1）系統(tǒng)功能指標分析。該機載SAR系統(tǒng)指標如下:

 

①工作模式:正側(cè)視條帶成像；

 

②分辨力:1mxlm（詳查），3mX3m（普查）；

 

③成像區(qū)寬度:lkm（詳查），3km（普查）；

 

④最大作用距離:20km.

 

根據(jù)上述功能要求和技術(shù)指標，先分析系統(tǒng)采用的算法和處理流程，然后估計出系統(tǒng)的處理量和處理粒度，以確定處理單元的選擇。然后根據(jù)系統(tǒng)對外接口的要求，選擇I0單元的類型和指標。

 

（2）COTS產(chǎn)品選擇。

 

根據(jù)上述指標具體分析之后，得到本處理系統(tǒng)的硬件結(jié)構(gòu)如下:

 

① DSP處理板:6塊通用ADSP21160處理板，總處理能力120億浮點處理/s（6UcPCI）；

 

② 雙通道500MHz高速ADC板卡（6UcPCD）；

 

③ ADC數(shù)據(jù)辒入接口板（PMC）；

 

④ 圖像結(jié)果辒出接口板（外購）（PMC）；

 

⑤ 位機主控單元（CPU板）（外購）；

 

⑥ 8槽標準6UcPCI機箱:1個CPU板、1個ADC板、6個DSP板。

 

在選擇COTS產(chǎn)品時，可以通過外購其他公司的標準COTS產(chǎn)品來彌補一些功能的缺陷。

 

（3）系統(tǒng)的實現(xiàn)。

 

采用上述硬件資源，在標準CPCI平臺上實現(xiàn)互聯(lián)，就可以實現(xiàn)該SAR實時成像系統(tǒng)的硬件平臺，如圖9所示。

 

 

本文簡要介紹了數(shù)字信號處理的概念、収展過程和主要特點；分析了高速實時數(shù)字信號處理的關(guān)鍵技術(shù)、系統(tǒng)構(gòu)成及實現(xiàn)方案，幵簡要論述了主要關(guān)鍵技術(shù)的當前技術(shù)狀態(tài)、實現(xiàn)方法和収展趨勢。本文在最后還介紹了嵌入式幵行實時信號處理

 

系統(tǒng)的収展和當前技術(shù)狀態(tài)，幵介紹了一種基于自行開収的COTS產(chǎn)品快速構(gòu)建實時信號處理系統(tǒng)的設(shè)計方法。