通常,作為設(shè)計(jì)過(guò)程的一個(gè)組成部分,您會(huì)有一套包括了輸入電壓范圍和期望輸出電壓的規(guī)范,并且需要選擇一些FET。另外,如果您是一名IC 設(shè)計(jì)人員,則您還會(huì)有一定的預(yù)算,其規(guī)定了FET成本或者封裝尺寸。這兩種輸入會(huì)幫助您選擇總 MOSFET芯片面積。之后,這些輸入可用于對(duì)各個(gè)FET面積進(jìn)行效率方面的優(yōu)化。
首先,F(xiàn)ET電阻與其面積成反比例關(guān)系。因此,如果為FET分配一定的總面積,同時(shí)您讓高側(cè)面積更大(旨在降低其電阻),則低側(cè)的面積必須減小,而其電阻增加。其次,高側(cè)和低側(cè)FET導(dǎo)電時(shí)間的百分比與VOUT/VIN的轉(zhuǎn)換比相關(guān),其首先等于高側(cè)占空比(D)。高側(cè)FET導(dǎo)通D百分比時(shí)間,而剩余(1-D)百分比時(shí)間由低側(cè)FET導(dǎo)通。圖1顯示了標(biāo)準(zhǔn)化的傳導(dǎo)損耗,其與專(zhuān)用于高側(cè)FET的FET面積百分比(X 軸)以及轉(zhuǎn)換因數(shù)(曲線)相關(guān)。很明顯,某個(gè)設(shè)定轉(zhuǎn)換比率條件下,可在高側(cè)和低側(cè)之間實(shí)現(xiàn)最佳芯片面積分配,這時(shí)總傳導(dǎo)損耗最小。低轉(zhuǎn)換比率條件下,請(qǐng)使用較小的高側(cè)FET。反之,高轉(zhuǎn)換比率時(shí),請(qǐng)?jiān)陧敳渴褂酶嗟腇ET。面積分配至關(guān)重要,因?yàn)槿绻敵鲈黾又?.6V,則針對(duì)12V:1.2V 轉(zhuǎn)換比率(10% 占空比)進(jìn)行優(yōu)化的電路,其傳導(dǎo)損耗會(huì)增加30%,而如果輸出進(jìn)一步增加至6V,則傳導(dǎo)損耗會(huì)增加近80%。最后,需要指出的是,50% 高側(cè)面積分配時(shí)所有曲線都經(jīng)過(guò)同一個(gè)點(diǎn)。這是因?yàn)閮蓚€(gè)FET電阻在這一點(diǎn)相等。
通過(guò)圖1,我們知道50%轉(zhuǎn)換比率時(shí)出現(xiàn)最佳傳導(dǎo)損耗極值。但是,在其他轉(zhuǎn)換比率條件下,可以將損耗降至這一水平以下。附錄給出了進(jìn)行這種優(yōu)化的數(shù)學(xué)計(jì)算方法,而圖2顯示了其計(jì)算結(jié)果。即使在極低的轉(zhuǎn)換比率條件下,F(xiàn)ET芯片面積的很大一部分都應(yīng)該用于高側(cè)FET。高轉(zhuǎn)換比率時(shí)同樣如此;應(yīng)該有很大一部分面積用于低側(cè)。這些結(jié)果是對(duì)這一問(wèn)題的初步研究,其并未包括如高側(cè)和低側(cè)FET之間的各種具體電阻值,開(kāi)關(guān)速度的影響,或者對(duì)這種芯片面積進(jìn)行封裝相關(guān)的成本和電阻等諸多方面。但是,它為確定FET之間的電阻比提供了一個(gè)良好的開(kāi)端,并且應(yīng)會(huì)在FET選擇方面實(shí)現(xiàn)更好的整體折中。
附錄:圖2的推導(dǎo)過(guò)程