【導讀】1965年時任仙童半導體公司研究開發(fā)實驗室主任的摩爾應邀為《電子學》雜志35周年專刊寫了一篇觀察評論報告，題目是：“讓集成電路填滿更多的元件”。在摩爾開始繪制數據時，發(fā)現了一個驚人的趨勢：每個新芯片大體上包含其前任兩倍的容量，每個芯片的產生都是在前一個芯片產生后的18-24個月內。摩爾的觀察資料，就是現在所謂的摩爾定律。與摩爾定律相對應，Intel公司的CPU芯片也具有一個規(guī)律，它的時鐘頻率大約每兩年就要加倍。i486處理器工作于25MHz，而奔騰4處理器的速度達3GHz以上。數十億晶體管處理器的處理速度可達20GHz。隨著處理器等芯片的晶體管數量和速度的提升，為了解決功耗、散熱等問題發(fā)明了很多新材料和新結構。同時，互連封裝技術也在迅速發(fā)展，當前，3D封裝已經廣泛應用于部分消費類電子產品中。
前言
● 高速PCB不同種類的電源平面分割后，如何處理直流壓降過大？
● 大電流平面的縫合過孔是不是越多越好？
● 去耦電容是使用相同容量的電容并聯，還是使用多個不同容量的電容并聯？
● 去耦電容的數量是否是越多越好，如何通過控制電容數量來節(jié)約成本？
電子產品發(fā)展趨勢
1965年時任仙童半導體公司研究開發(fā)實驗室主任的摩爾應邀為《電子學》雜志35周年?？瘜懥艘黄^察評論報告，題目是：“讓集成電路填滿更多的元件”。在摩爾開始繪制數據時，發(fā)現了一個驚人的趨勢：每個新芯片大體上包含其前任兩倍的容量，每個芯片的產生都是在前一個芯片產生后的18-24個月內。摩爾的觀察資料，就是現在所謂的摩爾定律。與摩爾定律相對應，Intel公司的CPU芯片也具有一個規(guī)律，它的時鐘頻率大約每兩年就要加倍。i486處理器工作于25MHz，而奔騰4處理器的速度達3GHz以上。數十億晶體管處理器的處理速度可達20GHz。隨著處理器等芯片的晶體管數量和速度的提升，為了解決功耗、散熱等問題發(fā)明了很多新材料和新結構。同時，互連封裝技術也在迅速發(fā)展，當前，3D封裝已經廣泛應用于部分消費類電子產品中。
摩爾定律作為電子制造產業(yè)鏈的金科玉律，一直屹立于科技發(fā)展的前沿，給整個電子制造產業(yè)鏈指明了非常明晰的發(fā)展方向，可謂厚澤萬物。電子產業(yè)在摩爾定律的驅動下，產品的功能越來越強，集成度越來越高，信號的速率越來越快，產品的研發(fā)周期也越來越短。
高速電路電源完整性設計面臨的挑戰(zhàn)
集成電路沿摩爾定律發(fā)展的趨勢為當代電子系統的電源分配網絡（PDN）設計與電源完整性（PI）分析提出了日益嚴峻的挑戰(zhàn)：
1.低電壓供電的芯片集成度越來越高
電壓越低，每個器件引腳上需要的電流就越大，就會導致直流壓降越大；電壓越低，控制壓降的要求就越嚴，典型的電壓要求通常為±5%，這就意味著允許的直流壓降更小。器件集成度越高，集成電路周圍的走線就會越密，從而導致電源網絡中的電流密度更高，直流壓降也更大。
2.PCB設計向高速高密度發(fā)展
目前，PCB上的空間越來越小，信號走線越來越密，沒有多少地方可實現寬敞的電源平面。這樣的結果是，電源平面和地平面都會被其他網絡過孔周圍的反焊盤所穿透，如下圖所示。由于層面有很多孔洞，顯然可供電流流動的路徑就會變得更細，因此，電源平面的電阻就會變得更大，導致直流壓降也更大。
3.PDN去耦電容優(yōu)化難度增加
電源的PDN系統要求每個系統元件都能得到正常工作電壓，那么就要對電源進行阻抗控制。只要電源阻抗控制在目標阻抗以下，那么電壓傳輸就會有一個良好的性能保障。而實際設計中，PDN上連接了種類數量眾多的各種去耦電容器，它們是PDN最重要的組成部分，幾乎就決定了PDN的質量。PDN能有效地抑制噪聲到底需要多少個電容？這些電容放置在哪？怎么安裝？如何在保證電源良好的性能基礎上，通過刪減電容來減輕PCB布局的緊張，進而還能節(jié)約設計成本是電源完整性分析的一大挑戰(zhàn)。
4.大電流下的電熱協同分析
隨著芯片的集成度越來越高，芯片電源的供電電流越來越大，無源鏈路上產生的功率損耗也越來越大。此部分的損耗會以熱的方式呈現出來，從而導致熱設計風險，同時無源鏈路也會受到溫度的影響，所以大電流下的電熱協同分析就顯得特別重要。
綜上所述，目前高速電路電源完整性面臨著低電壓供電的芯片集成度越來越高，PCB設計向高速高密度發(fā)展，PDN去耦電容優(yōu)化難度增加，大電流下的電熱協同分析等各種挑戰(zhàn)。為了能夠保證系統的穩(wěn)定運行，為芯片提供穩(wěn)定的電源和電流，提高電源質量，降低系統的總體電源阻抗，提高產品的可靠性和穩(wěn)定性。芯和半導體推出了全面的電源完整性仿真分析解決方案Hermes PSI。
芯和半導體高速電路電源完整性解決方案
Hermes PSI是一款面向電子產品進行電源完整性分析、信號與電源協同分析、電熱協同分析的工具，設計師可利用此工具導入PCB板和封裝設計文件以及他們的物理結合，還可幫助設計師進行die和電源調整模塊模型結合的端到端的電源完整性頻域AC阻抗分析、DC壓降分析、時域紋波噪聲分析。最終為電子產品提供最佳競爭力的電源完整性解決方案。
1.DC壓降分析
Hermes PSI能夠識別PCB/SiP設計中潛在的直流壓降等問題。如過多的直流壓降，可能會導致IC器件出現故障。還有過高的電流密度或過大的過孔電流，可能會導致PCB/SiP的損壞。所有的仿真結果都可以通過圖形化的方式查看，同時也能夠生成仿真報告，這些都將幫忙工程師快速定位電源分配的DC問題。
2.AC頻域阻抗分析
Hermes PSI能夠幫助設計師優(yōu)化電源分配網絡（PDN），通過AC opt分析可以確定PDN有效地抑制噪聲最少需要多少個電容？能夠幫助工程師得到最佳性能、最小面積、最小成本的分析結果。
3.電熱協同仿真分析
Hermes PSI能夠通過無源鏈路功率損耗作為熱源進行系統熱分析，同時系統熱分析的溫度分布作為無源鏈路分析的輸入，經過多次迭代分析最后達到熱平衡。進而得到真正意義上的PCB/SiP電熱分析結果。
總結
本文介紹了高速電路電源完整性設計面臨的多種挑戰(zhàn)。芯和半導體針對這些挑戰(zhàn)，提出了最佳競爭力的電源完整性解決方案，設計者可以輕松實現PCB/SiP設計的DC壓降分析、AC頻域阻抗分析、電熱協同仿真分析等，幫助設計者降低了設計冗余，規(guī)避潛在風險，縮短了產品開發(fā)周期，同時也相應的降低產品成本。
來源：芯和半導體
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
