你的位置:首頁 > 電源管理 > 正文

增強電機控制編碼器應用的通信可靠性和性能

發(fā)布時間:2024-06-27 來源:亞德諾半導體 責任編輯:lina

【導讀】旋轉編碼器廣泛用于工業(yè)自動化系統(tǒng)中。此類編碼器的典型應用是電力機械,其中編碼器連接到旋轉軸,從而向控制系統(tǒng)提供反饋。雖然編碼器的主要用途是角度位置和速度測量,但系統(tǒng)診斷和參數(shù)配置等其他特性也很常見。圖1顯示了一個電機控制信號鏈,其利用RS-485收發(fā)器和微處理器連接絕對編碼器(ABS編碼器)從機和工業(yè)伺服驅動器主機,以實現(xiàn)對交流電機的閉環(huán)控制。


伺服驅動器和ABS編碼器之間的RS-485通信鏈路通常要求高達16 MHz的高數(shù)據(jù)速率和低傳播延遲時序規(guī)格。RS-485線纜延伸長度最大值通常是50米,但有時候也可能長達150米。對數(shù)據(jù)通信而言,電機控制編碼器應用是具有挑戰(zhàn)性的環(huán)境,因為電氣噪聲和長電纜會影響RS-485信號傳輸?shù)耐暾?。本文重點闡述電機控制應用采用ADI公司50 Mbps (25 MHz)ADM3065E RS-485收發(fā)器和 ADSP-CM40x 混合信號控制處理器的主要好處。


增強電機控制編碼器應用的通信可靠性和性能

圖1. 利用RS-485連接絕對編碼器從機和伺服驅動器主機,實現(xiàn)對交流電機的閉環(huán)控制。




ADM3065E RS-485收發(fā)器設計用于在電機控制編碼器之類惡劣環(huán)境中可靠地工作,并且具備增強的抗擾度和(IEC)61000-4-2 ESD(靜電放電)魯棒性。


01/抗擾度



RS-485信號傳輸是平衡的差分式傳輸,本身便能抗干擾。系統(tǒng)噪聲均等地耦合到RS-485雙絞線電纜中的每條導線。一個信號的發(fā)射與另一個信號相反,耦合到RS-485總線的電磁場彼此抵消。這降低了系統(tǒng)的電磁干擾(EMI)。此外,ADM3065E增強的2.1 V驅動強度支持在通信中實現(xiàn)更高的信噪比(SNR)。給ADM3065E增加信號隔離可利用 ADuM141D輕松實現(xiàn)。ADuM141D是一款采用ADI公司 iCoupler? 技術的 四通道數(shù)字隔離器。ADuM141D的工作數(shù)據(jù)速率高可達150 Mbps,因此它適合與50 Mbps ADM3065E RS-485收發(fā)器一起工作(參見圖2)。直接功率注入(DPI)法測量器件抑制注入到電源或輸入引腳的噪聲的能力。ADuM141D采用的隔離技術已通過測試,符合DPI IEC 62132-4標準。ADuM141D抗擾度性能超過同類產(chǎn)品。ADuM141D在整個頻率范圍內(nèi)保持了出色的性能,而其他隔離產(chǎn)品在200 MHz至700 MHz頻段出現(xiàn)位錯誤。


增強電機控制編碼器應用的通信可靠性和性能

圖2. 信號隔離的50 Mbps RS-485解決方案(簡化圖,未顯示全部連接)。


02/IEC 61000-4-2 ESD性能



編碼器到電機驅動器的裸露RS-485連接器和線纜上的ESD是一個常見系統(tǒng)危險因素。與變速電力驅動系統(tǒng)的EMC抗擾度要求相關的系統(tǒng)級IEC 61800-3標準,要求最低±4 kV(接觸)/±8 kV(空氣)的IEC 61000-4-2 ESD保護。ADM3065E超過了這一要求,提供±12 kV(接觸)/±12 kV(空氣)的IEC 61000-4-2 ESD保護。圖3所示為IEC 61000-4-2標準中的8 kV接觸放電電流波形與人體模型(HBM) ESD 8 kV波形的對比。從圖4中可以看出,兩個標準規(guī)定的波形形狀和峰值電流是不同的。與IEC 61000-4-2 8 kV脈沖關聯(lián)的峰值電流為30 A,相應的HBM ESD峰值電流比該數(shù)值的五分之一還小,為5.33A。另一差異為初始電壓尖峰的上升時間,對于IEC 61000-4-2 ESD,上升時間為1 ns,相較于與HBM ESD波形關聯(lián)的10 ns時間要快得多。與IEC ESD波形關聯(lián)的功率值顯著大于HBMESD波形的相應值。HBM ESD標準要求待測設備(EUT)經(jīng)受3次正放電和3次負放電,而IEC ESD標準則要求10次正放電和10次負放電測試。與標稱多種HBM ESD保護級別的其他RS-485收發(fā)器相比,具有IEC 61000-4-2 ESD額定值的ADM3065E更適合在惡劣環(huán)境中工作。


增強電機控制編碼器應用的通信可靠性和性能

圖3. IEC 61000-4-2 ESD波形(8 kV)與HBM ESD波形(8 kV)的對比


03/EnDat通信協(xié)議


編碼器使用的通信協(xié)議有很多種,例如EnDat、BiSS、HIPERFACE和Tamagawa。盡管有區(qū)別,但編碼器通信協(xié)議在實現(xiàn)方面具有相似點。這些協(xié)議的接口是串行雙向管道,符合RS-422或RS-485電氣規(guī)范。雖然硬件層有相同之處,但運行每種協(xié)議所需的軟件是獨一無二的。通信堆棧和所需的應用程序代碼均特定于協(xié)議。本文主要說明EnDat 2.2接口主機側的硬件和軟件實現(xiàn)。


04/延遲影響


延遲分為兩類:第一類是電纜的傳輸延遲,第二類是收發(fā)器的傳播延遲。電纜延遲由光速和電纜的電介質(zhì)常數(shù)決定,典型值為6 ns/m至10 ns/m。當總延遲超過半時鐘周期時,主機和從機之間的通信就會出故障。對此,設計人員有如下選擇:


  • 降低數(shù)據(jù)速率

  • 減小傳播延遲

  • 在主機側提供延遲補償


選項3可同時補償電纜延遲和收發(fā)器延遲,因此是確保系統(tǒng)能以高時鐘速率通過長電纜運行的有效辦法。缺點是延遲補償會增加系統(tǒng)的復雜性。在延遲補償不可行的系統(tǒng)中,或在電纜較短的系統(tǒng)中,使用傳播延遲短的收發(fā)器具有明顯的優(yōu)勢。低傳播延遲使得時鐘速率可以更高,而且不必在系統(tǒng)中引入延遲補償。


05/主機實現(xiàn)


主機實現(xiàn)包括串行端口和通信堆棧。編碼器協(xié)議并不兼容標準端口(例如UART),故無法使用大多數(shù)通用微控制器上的外設。不過,利用FPGA的可編程邏輯可以在硬件中實現(xiàn)專用通信端口,并支持延遲補償?shù)雀呒壧匦?。FPGA方法雖然很靈活,可以針對具體應用進行定制,但也有缺點。與處理器相比,F(xiàn)PGA成本高,功耗大,而且上市時間長。


本文討論的EnDat接口是在ADI公司的ADSP-CM40x上實現(xiàn),后者是一款針對電機控制驅動器而開發(fā)的處理器。除了脈寬調(diào)制器(PWM)定時器、模數(shù)轉換器(ADC)和sinc濾波器等用于電機控制的外設以外,ADSP-CM40x還有高度靈活的串行端口(SPORT)。


這些SPORT可以仿真多種協(xié)議,包括EnDat和BiSS等編碼器協(xié)議。由于ADSP-CM40x的外設很豐富,所以它不僅能執(zhí)行高級電機控制,而且能與編碼器接口。換言之,無需使用FPGA。


06/測試設置


EnDat 2.2測試設置如圖4所示。EnDat從機是Kollmorgen的一款標準伺服電機(AKM22),EnDat編碼器(ENC1113)安裝在軸上。三對線(數(shù)據(jù)、時鐘和電源線)將編碼器連接到收發(fā)器板。EnDat PHY上有兩個收發(fā)器和用于編碼器的電源。一個收發(fā)器用于時鐘,另一個收發(fā)器用于數(shù)據(jù)線路。EnDat主機由ADSP-CM40x結合標準外設和軟件而實現(xiàn)。發(fā)送端口和接收端口均利用靈活的SPORT實現(xiàn)。


增強電機控制編碼器應用的通信可靠性和性能

圖4. 實驗設置


EnDat協(xié)議包括多種長度不同的幀,不過這些幀全都基于相同序列,如圖5所示。首先,主機發(fā)送命令至從機,然后從機處理命令并執(zhí)行必要的計算。最后,從機將結果送回主機。


增強電機控制編碼器應用的通信可靠性和性能

圖5. EnDat發(fā)送/接收序列


發(fā)送時鐘(Tx CLK)由處理器ADSP-CM40x產(chǎn)生。由于系統(tǒng)延遲,來自編碼器的數(shù)據(jù)在返回處理器之前會與發(fā)送時鐘錯相。為補償傳輸延遲tDELAY,處理器還會產(chǎn)生一個接收時鐘(Rx CLK),它比發(fā)送時鐘延遲tDELAY。讓接收時鐘與自從機收到的數(shù)據(jù)同相是補償傳輸延遲的有效辦法。


來自處理器的時鐘信號是連續(xù)的,而EnDat協(xié)議規(guī)定,時鐘只能在通信期間施加于編碼器。在所有其他時候,時鐘線路必須保持高電平。為此,處理器產(chǎn)生一個時鐘使能信號CLK EN,其被送至ADM3065E數(shù)據(jù)使能引腳。恰好兩個時鐘周期(2T)之后,主機開始在Tx DATA上發(fā)出命令。


命令有6位長,隨后是兩個0位。為了控制收發(fā)器的數(shù)據(jù)方向,處理器在傳輸時將Tx/Rx EN位置1。


在從機準備響應的同時,系統(tǒng)進入等待狀態(tài),主機繼續(xù)施加時鐘,但數(shù)據(jù)線無效。當從機準備就緒時,數(shù)據(jù)線接收數(shù)據(jù)被拉高,然后立即發(fā)送響應。收到n位響應之后,主機將CLK EN信號設為低電平以停止時鐘。與此同時,ENC CLK信號變?yōu)楦唠娖?。?shù)據(jù)流為半雙工式, ENC數(shù)據(jù)圖為畫在一起的收發(fā)數(shù)據(jù)流。


增強電機控制編碼器應用的通信可靠性和性能

圖6. EnDat數(shù)據(jù)交換



(來源:亞德諾半導體)


免責聲明:本文為轉載文章,轉載此文目的在于傳遞更多信息,版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題,請聯(lián)系小編進行處理。


推薦閱讀:

如何從可穿戴設備過渡到醫(yī)療設備?

貿(mào)澤連續(xù)第六年榮獲Molex亞太區(qū)年度電子目錄代理商大獎

實例分享!BMS采樣板針對低頻磁場抗擾測試解決方案

【測試案例分享】隔離接口芯片失真測試

瑞薩黑科技——高性能AI加速模塊DRP-AI



特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉