雖然現(xiàn)在已有數(shù)家芯片廠商提供符合最新版標(biāo)準(zhǔn)的低功耗藍(lán)牙收發(fā)器片上系統(tǒng) (SoC)，但要利用所有新功能卻十分困難。如果從零開始設(shè)計(jì)，開發(fā)人員必須面對相對復(fù)雜的射頻外圍電路設(shè)計(jì)，然后編寫軟件來優(yōu)化其應(yīng)用程序，如此才能與制造商經(jīng)測試和驗(yàn)證的低功耗藍(lán)牙協(xié)議軟件（“堆棧”）平穩(wěn)對接。然后，他們還必須確保無線設(shè)計(jì)原型合規(guī)。雖然可以選擇不需要外圍電路設(shè)計(jì)和合規(guī)性測試的模塊來簡化開發(fā)過程，但這會增加成本和解決方案基底面方面的難題。

 

本文通過商業(yè)低功耗藍(lán)牙芯片和模塊、堆棧、開源應(yīng)用軟件、參考設(shè)計(jì)和供應(yīng)商所提供開發(fā)工具的示例，介紹了射頻設(shè)計(jì)專業(yè)知識有限的工程師解決各種挑戰(zhàn)，及最大限度利用無線連接優(yōu)勢的方法。

 

 

本文章第 1 部分介紹了芯片供應(yīng)商如何在其低功耗藍(lán)牙產(chǎn)品中普遍采用高度集成的 SoC。SoC 幾乎完全基于 2.4 GHz 無線電，搭載 ARM Cortex-M0、M3 或 M4F 嵌入式處理器，使用閃存和 RAM 來存儲堆棧固件和應(yīng)用軟件。其他片上資源通常包括電源管理，多種外圍設(shè)備和 I/O，例如脈沖寬度調(diào)制 (PWM)、模數(shù)轉(zhuǎn)換 (ADC) 和一個(gè)通用異步接收器/發(fā)送器 (UART)。

 

在推出單芯片硬件的同時(shí)，芯片供應(yīng)商正努力為缺乏射頻專業(yè)知識的工程師提供參考設(shè)計(jì)、應(yīng)用說明和設(shè)計(jì)工具，來簡化其無線產(chǎn)品的設(shè)計(jì)工作。當(dāng)然，擁有一些射頻知識具備一定優(yōu)勢，但經(jīng)驗(yàn)不足的工程師也可以設(shè)計(jì)和開發(fā)功能齊全的無線產(chǎn)品。

 

Cypress Semiconductor 的 CYBL1xx7x 藍(lán)牙 4.2 收發(fā)器 SoC、設(shè)計(jì)工具和說明文檔，是供應(yīng)商提供的此類完整解決方案的很好示例。Cypress 的 SoC 將五個(gè)子系統(tǒng)集成到單個(gè)集成電路中。這樣，低功耗藍(lán)牙解決方案以前需要的很多外設(shè)元器件如今不再需要。（圖 1）。

 

圖 1： 低功耗藍(lán)牙芯片制造商普遍采取高度集成的 SoC 方法。此類解決方案只需要極少的外設(shè)元器件，使用 ARM Cortex-M[x] 處理器運(yùn)行堆棧和應(yīng)用代碼。原理圖介紹了 Cypress Semiconductor 的 CYBL1xx7x 低功耗藍(lán)牙 SoC。（圖片來源：Cypress Semiconductor）

 

這些子系統(tǒng)中最重要的是 CPU 子系統(tǒng)，通常包括嵌入式 ARM 處理器和存儲塊。直接存儲器訪問 (DMA) 控制器支持在不占用 MCU 資源的情況下執(zhí)行特定操作。嵌入式 ARM 內(nèi)核具備諸多優(yōu)勢。包括廣泛的適用范圍、強(qiáng)大的生態(tài)系統(tǒng)，并且支持幾種常見的集成設(shè)計(jì)環(huán)境 (IDE)。內(nèi)核具有專門設(shè)計(jì)的低功耗特點(diǎn)，且器件具有足夠的計(jì)算開銷，可以同時(shí)運(yùn)行堆棧和復(fù)雜的應(yīng)用代碼。如此，降低了復(fù)雜性，并消除了獨(dú)立應(yīng)用處理器的成本和空間需求。

 

CYBL1xx7x 的低功耗藍(lán)牙子系統(tǒng)包括鏈路層 (LL) 引擎和物理層 (PHY)。（請參閱本文第 1 部分，了解更多關(guān)于堆棧的詳細(xì)信息。）LL 引擎支持藍(lán)牙中心和外圍功能。射頻收發(fā)器包含一個(gè)集成平衡不平衡轉(zhuǎn)換器，該轉(zhuǎn)換器用作單端射頻端口引腳，通過匹配網(wǎng)絡(luò)驅(qū)動(dòng) 50 Ω 天線端子（見下文）?？赏ㄟ^編程實(shí)現(xiàn)所需輸出功率，以滿足具體應(yīng)用程序，輸出功率范圍為 –18 dBm 至 +3 dBm。

 

Cypress SoC 的其他子系統(tǒng)包括系統(tǒng)資源，如電源管理和時(shí)鐘控制、外設(shè)和 I/O。所選的外設(shè)和 I/O 很大程度上都匹配低功耗藍(lán)牙 SoC 的典型傳感器應(yīng)用。

 

盡管 Cypress CYBL1xx7x 等 SoC 包含實(shí)現(xiàn)完整低功耗藍(lán)牙解決方案的所有硬件（和固件），但僅將芯片焊接到印刷電路板并通電不太可能形成有效的解決方案。與所有射頻設(shè)計(jì)一樣，功能完備的系統(tǒng)需要由無源元器件構(gòu)成的附加匹配電路（圖 2）。

 

圖 2： 許多低功耗藍(lán)牙 SoC 高度集成，減少了實(shí)現(xiàn)良好運(yùn)行性能所需的外部元器件的數(shù)量，如 Texas Instruments 的 CC2640 SoC 的應(yīng)用電路所示。然而，外部電路的設(shè)計(jì)仍然很棘手，推薦參考制造商提供的參考設(shè)計(jì)。（圖片來源：Texas Instruments）

 

區(qū)分優(yōu)劣射頻電路的關(guān)鍵參數(shù)是電路阻抗 (Z)。在使用 2.4 GHz 無線電等高頻率時(shí)，射頻電路跡線上某一點(diǎn)的阻抗與跡線的特征阻抗 (Z0) 有關(guān)，而特征阻抗又取決于印刷電路板基底和電路跡線尺寸、與負(fù)載間的距離及負(fù)載的阻抗。

 

實(shí)際上，當(dāng)負(fù)載阻抗 (ZL)（在發(fā)射系統(tǒng)中是天線，在接收系統(tǒng)中是低功耗藍(lán)牙 SoC）等于 Z0 時(shí)，跡線上距離負(fù)載任意間距處測得的阻抗 (Z) 均相同。其結(jié)果是，線路損耗降到最小，實(shí)現(xiàn)發(fā)射器與天線間的最大功率傳輸。鑒于此，通常使用匹配網(wǎng)絡(luò)來確保射頻器件的阻抗等于跡線的特征阻抗。

 

供應(yīng)商在優(yōu)化低功耗藍(lán)牙 SoC 的性能時(shí)，將基于芯片所連接的跡線具有 50 Ω 的特征阻抗這一假設(shè)。為此，SoC 集成了標(biāo)稱阻抗為 50 Ω 的平衡不平衡轉(zhuǎn)換器。然而，與外部電路的調(diào)諧通常需要確保 SoC 的阻抗精確到 50 Ω。使用包括分流電感器和串聯(lián)電容器的電路來實(shí)現(xiàn)調(diào)諧（反義亦然，具體取決于補(bǔ)償前測得的阻抗值）。

 

天線的類型取決于應(yīng)用：例如，無線鼠標(biāo)等低功耗藍(lán)牙應(yīng)用需要相對較短的射頻范圍和帶寬。在這種情況下，常見的解決方案是使用曲流倒 F 天線 (MIFA)。MIFA 使用印刷電路板跡線成形。基底面小，價(jià)格實(shí)惠，具有中等增益（圖 3）。

 

然而，通過語音識別應(yīng)用實(shí)現(xiàn)的遠(yuǎn)程控制需要更大的范圍和帶寬，使有線天線成為更好的選擇。其提供比 MIFA 更大的范圍和增益，但需要權(quán)衡成本和空間。

 

圖 3： MIFA 天線是低功耗藍(lán)牙應(yīng)用的常見解決方案，因?yàn)樗梢允褂糜∷㈦娐钒遨E線成形，基底面小，價(jià)格實(shí)惠并提供中等增益。（圖片來源：Cypress Semiconductor）

 

大多數(shù)低功耗藍(lán)牙 SoC 都包含一個(gè)阻容 (RC) 電路來提供 16 或 32 kHz 的信號用于定時(shí)。這是一種價(jià)格實(shí)惠、能效高的選擇。如果需要更高的定時(shí)精度，則必須添加一個(gè)外部 32.768 kHz 晶體振蕩器 (XTAL)。此外，通常需要外部高頻 16 或 32 MHz XTAL 來提供參考頻率和系統(tǒng)時(shí)鐘。

 

 

使用分立元件設(shè)計(jì)低功耗藍(lán)牙電路具有一些優(yōu)勢，特別是較低的物料清單 (BoM) 以及更多地節(jié)省空間。然而，此設(shè)計(jì)方法易出錯(cuò)，會損害產(chǎn)品性能，并且更加難以符合規(guī)范。

 

幸運(yùn)的是，低功耗藍(lán)牙 SoC 制造商提供的參考設(shè)計(jì)大有助益。適合從可穿戴設(shè)備到遙控和信標(biāo)的眾多常見應(yīng)用。遵從參考設(shè)計(jì)是首個(gè)原型獲得合理性能的好方法，更容易針對特定應(yīng)用進(jìn)行優(yōu)化。

 

另一種方法是使用第三方模塊。這樣做的好處很多。這些裝置通常采用相同的低功耗藍(lán)牙 SoC，以 SoC 為基礎(chǔ)進(jìn)行分立設(shè)計(jì)，優(yōu)化外部元器件和電路以實(shí)現(xiàn)所需性能，最重要的是模塊大多能夠通過藍(lán)牙 SIG 和 FCC（例如）認(rèn)證。缺點(diǎn)也很多。成本更高（取決于體積）、尺寸更大、更加依賴單個(gè)供應(yīng)商及其量產(chǎn)能力、以及（有時(shí)）可用引腳數(shù)量相對于模塊所基于的 SoC 有所減少。

 

模塊通常由多種開發(fā)工具支持。u-blox 的 NINA-B111 藍(lán)牙 4.2 收發(fā)器模塊是可用模塊的典型示例。模塊基于 Nordic Semiconductor nRF52832 SoC，并且與 Bluetooth 4.2 完全兼容。除 Nordic SoC 外，模塊還配有內(nèi)置天線（或通過專用引腳連接的外部天線），并包含 32 MHz 和 32.786 kHz 晶體振蕩器（圖 4）。范圍規(guī)格為 300 米以上，模塊通過藍(lán)牙 SIG 和國際射頻合規(guī)性的全球認(rèn)證。NINA-B111 采用 10 x 14 mm 封裝（內(nèi)置天線型號）。

 

圖 4：u-blox 的 NINA-B111/2 是經(jīng)過測試和認(rèn)證的低功耗藍(lán)牙模塊，無需硬件開發(fā)，并提供了若干方法來簡化軟件開發(fā)。（使用 Digi-Key Scheme-it® 繪制的原理圖。圖片來源：u-blox）