你的位置:首頁 > 互連技術 > 正文

4路(3路數(shù)據(jù) + 1路時鐘) LVDS串行器/解串器的延遲裕量測試

發(fā)布時間:2017-06-16 責任編輯:wenwei

【導讀】對于MAX9209/MAX9222等多通道輸入的LVDS解串器,測量接收器的延遲裕量以判斷它們的抖動容限是一種行之有效的方法。雖然一些文獻給出了接收端的延遲定義,但還沒有公認的測試方法。本文介紹了詳細的延遲裕量的測試方法。本文提供的內容有助于理解4路SerDes器件數(shù)據(jù)資料中給出的延遲裕量的規(guī)格和定義。
 
以下測試將給出測試中的各個步驟,測試使用了Maxim的MAX9209/MAX9222串行器/解串器(SerDes),工作在直流均衡模式,連線是10米屏蔽雙絞線。整個測試過程使用的是Tektronix的CSA8000采樣示波器、Tektronix的P6248 FET的差分探頭、PRBS隨機碼數(shù)據(jù)。
 
步驟1
 
測量RxCLKIN上升沿在0V位置差分信號的抖動峰-峰值,我們稱它為Tjclk (如圖1)。
 
4路(3路數(shù)據(jù) + 1路時鐘) LVDS串行器/解串器的延遲裕量測試
圖1. 在0V差分電壓處測量時鐘抖動
 
步驟2
 
在MAX9222的輸入端,測量RxCLKIN上升沿與每個LVDS通道DCA比特流前沿的時間差(偏差) (請參考MAX9222數(shù)據(jù)資料中的圖10),得到3個測量值,稱其為Tsk0、Tsk1、Tsk2 (如圖2)。
 
這些偏差必須在RxCLKIN的抖動中點與每路LVDS數(shù)據(jù)輸入的抖動中點測試。理想狀態(tài)下,RxCLKIN的上升沿與DCA數(shù)據(jù)位是對齊的。偏差指的是偏離理想狀態(tài)的誤差,這個偏差主要源于LVDS通道傳輸距離的差異。
 
4路(3路數(shù)據(jù) + 1路時鐘) LVDS串行器/解串器的延遲裕量測試
圖2. 從MAX9222串行器測得的時鐘與數(shù)據(jù)之間的偏差
 
步驟3
 
測量每路LVDS串行數(shù)據(jù)位在0值處的抖動峰-峰值,稱其為RxIN0、RxIN1、RxIN2 (請參考MAX9222數(shù)據(jù)資料中的圖13)。
 
測試中需要使用MAX9209產生的PRBS碼,為了得到PRBS碼,把MAX9209的第14腳、第27腳拉低,將時鐘信號連接到MAX9209的TxCLKIN。也可以選擇使用電影視頻或復雜的測試模板進行粗略驗證。
 
將會得到27個測試結果,將它們標記為Tjd1-Tjd27。為加快測試,只有很少的抖動峰值較高的位才會被明顯地觀察到并測量到結果(如圖3)。
 
4路(3路數(shù)據(jù) + 1路時鐘) LVDS串行器/解串器的延遲裕量測試
圖3. 數(shù)據(jù)抖動測試
 
步驟4
 
在Tjd1-Tjd27種找出抖動最大的數(shù)據(jù),稱之為TjdL。
 
步驟5
 
在Tsk0、Tsk1、Tsk2中找到偏差最大的數(shù)值,稱之為TskL。
 
步驟6
 
為了滿足偏差裕量的規(guī)格要求(MAX9222數(shù)據(jù)資料中的RSKM),必須滿足以下公式:
 
RSKM ≥ (TjdL / 2) + ((Tjclk / 2) - 75ps) + TskL
 
75ps是MAX9209串行器脈沖位置變化最大值150ns的一半(請參考MAX9222數(shù)據(jù)資料中的注釋6)。
 
本文涉及的測試方法與MAX9222數(shù)據(jù)資料中給出的規(guī)格、圖片以及相關說明一致。
 
本文來源于Maxim。
 
 
 
推薦閱讀:


正確選擇輸入網絡,優(yōu)化高速ADC的動態(tài)性能和增益平坦度
高速實時數(shù)字信號處理硬件技術發(fā)展概述
副邊變壓器端接提升高速ADC的增益平坦度
設計適合工業(yè)、電信和醫(yī)療應用的魯棒隔離式I2C/PMBus數(shù)據(jù)接口
改進型OTA模型優(yōu)化反饋補償網絡設計
 


 
要采購變壓器么,點這里了解一下價格!
特別推薦
技術文章更多>>
技術白皮書下載更多>>
熱門搜索
?

關閉

?

關閉