你的位置:首頁 > 電路保護(hù) > 正文

電路設(shè)計(jì)并非易事,工程師們?nèi)绾螌?shí)現(xiàn)“完美”電路?

發(fā)布時(shí)間:2019-12-13 責(zé)任編輯:lina

【導(dǎo)讀】大多數(shù)時(shí)候,出現(xiàn)在教科書中的電路圖和設(shè)計(jì)與我們每天工作中完成的真實(shí)電路大相徑庭。電路設(shè)計(jì)并非易事,因?yàn)樗枰獙?gòu)成電路部分的每個元件都有充分了解,且實(shí)現(xiàn)“完美”設(shè)計(jì)需要大量實(shí)踐。但是,當(dāng)你在電路設(shè)計(jì)中牢記并應(yīng)用以下技巧時(shí),它們將有助于使你的電路看起來更專業(yè)、能以最佳效率工作、并提高你的專業(yè)素養(yǎng)。
  
大多數(shù)時(shí)候,出現(xiàn)在教科書中的電路圖和設(shè)計(jì)與我們每天工作中完成的真實(shí)電路大相徑庭。電路設(shè)計(jì)并非易事,因?yàn)樗枰獙?gòu)成電路部分的每個元件都有充分了解,且實(shí)現(xiàn)“完美”設(shè)計(jì)需要大量實(shí)踐。但是,當(dāng)你在電路設(shè)計(jì)中牢記并應(yīng)用以下技巧時(shí),它們將有助于使你的電路看起來更專業(yè)、能以最佳效率工作、并提高你的專業(yè)素養(yǎng)。
 
1.使用框圖
本技巧似乎顯而易見,但往往被過分自信的人忽視,他們認(rèn)為自己已經(jīng)把要做的活都弄明白了。完全按照你的需要表述電路的方框圖對電路的成功設(shè)計(jì)至關(guān)重要。在你開始工作之前,方框圖為你提供了一個大綱,它還為將要查看和檢查你電路的任何人提供了極好的參考資料。
 
電路設(shè)計(jì)并非易事,工程師們?nèi)绾螌?shí)現(xiàn)“完美”電路?
圖 1:單張大幅原理圖(來源:experimentalistanonymous.com)
 
2.各個擊破
在很多情況下,在設(shè)計(jì)電路時(shí)你可能不會單打獨(dú)斗,所以花時(shí)間將設(shè)計(jì)劃分為各功能塊,每個塊都有定義的接口,就可以實(shí)現(xiàn)各個擊破的策略;參與電路設(shè)計(jì)的設(shè)計(jì)師可以專注于各個塊。這些塊可以獨(dú)立地用于你目前正著手的項(xiàng)目,也可以在將來重復(fù)用于不同的電路設(shè)計(jì)。通過這種方法,你可以在事情不順利的時(shí)候輕松排除故障,因?yàn)槟銓⒛軌蜃R別你遇到的麻煩是哪個塊引起的。
 
 電路設(shè)計(jì)并非易事,工程師們?nèi)绾螌?shí)現(xiàn)“完美”電路?
圖 2:清晰標(biāo)記的框圖(來源:elprocus.com)
 
3.為電路網(wǎng)絡(luò)命名
的確,對這一步可能會有疑惑,但確保對 PCB 上的每個網(wǎng)絡(luò)進(jìn)行命名并標(biāo)注每個網(wǎng)絡(luò)的用途,可在緊要關(guān)頭,為你提供諸多幫助。當(dāng)你必須調(diào)試或運(yùn)行模擬時(shí),它也很有用。網(wǎng)絡(luò)命名可讓你在出問題時(shí),知道該在哪下手。請記?。菏姑子谧R別;使命名對其要傳載的意義一目了然。
 
4.記筆記
談到電子設(shè)計(jì),你的筆記就是你的靈丹妙藥。重要的是記錄研發(fā)過程的每一步,你遇到的每個坑、找到的每個解決方案、以及與你的設(shè)計(jì)相關(guān)的任何其它內(nèi)容。請務(wù)必記下為什么為你的設(shè)計(jì)選用某些組件、邏輯表的式樣、以及設(shè)計(jì)電路時(shí)的任何特殊注意事項(xiàng)。你的筆記有多種用途:
 
• 通過清楚地記錄每一步,你可以“回放”并查看哪里可能出問題、或你可在哪里進(jìn)行修改以得到更高效的設(shè)計(jì)。
• 可以使用和交叉引用以前項(xiàng)目的注釋,以便更好地理解、實(shí)現(xiàn)更好的方案以及激發(fā)出與當(dāng)前工作相關(guān)的更多靈感。
• 你可以幫助其他人解決其設(shè)計(jì)問題,并在以后需要時(shí)閱讀他們的筆記。
 
5.文本放置保持一致
如果你指定某些名稱或在圖表上進(jìn)行注釋,你會發(fā)現(xiàn),再次查看時(shí)很難弄清這些文字到底是什么意思。在原理圖上放置符號和名稱時(shí),請確保與命名過程保持一致。寫注釋時(shí),不要在電路的一部分橫著寫,而在所有其它部分豎著寫。盡量確保名稱之間有一些空白,這樣包括你在內(nèi)的讀者就不會感到困惑。注釋間不要害怕有空白。實(shí)際上,空白有助于減少將圖示與書寫混在一起引發(fā)的混亂。這同樣適用于速記命名。如果你要以縮寫表述任何內(nèi)容,請嘗試在下面添加解釋的“段子”,或確保它們易于識別。
 
6.流程化
不要削足適履試圖將你的示意圖(plan)和注釋壓縮進(jìn)特定數(shù)量的頁面。占頁多少并不重要;不要茍且你原理圖的質(zhì)量。確保電路設(shè)計(jì)始終如一。這有助于提高可讀性和更好的應(yīng)用。在電子電路設(shè)計(jì)方面沒有捷徑;這完全取決于付出的努力和努力的結(jié)果。
 
 電路設(shè)計(jì)并非易事,工程師們?nèi)绾螌?shí)現(xiàn)“完美”電路?
圖 3:“流程化”(來源:維基百科)
 
7.保留標(biāo)題
為原理圖的每頁制作標(biāo)題、進(jìn)而提供了每頁的更多信息,這會使你受益。除可讀性更高外,這樣做還可以更輕松地為你的原理圖頁編制索引。這在調(diào)試時(shí)會帶來益處:當(dāng)你需要引用電路的某個部分、但又太忙無暇翻遍每一頁、只得救助大腦記憶試圖找出所需圖表的位置時(shí)——頁索引會幫大忙。
 
8.使連接器可見
你需要能立即區(qū)分所有連接器。最好的選擇是在原理圖中使用引腳表述連接器。通過簡單的連接器識別,你將能夠正確地追溯電路,且不會迷失在連接中。選用引腳之所以方便,是因?yàn)樗鼘?ldquo;堅(jiān)守”其位置。與貼紙(sticker)或顏色不同,引腳能更突出引人注目,而不會在圖表和筆記中占用太多空間。
 
結(jié)論
上面提到的技巧肯定會幫助你更好地設(shè)計(jì)電路;它們將有助于調(diào)試、模擬、注釋參考等等。如果你記住這些技巧并在設(shè)計(jì)的所有階段應(yīng)用它們,那么你會發(fā)現(xiàn)自己在眨眼之間成為電子電路設(shè)計(jì)的專業(yè)人士。
 
 
 
推薦閱讀:
2020國際工業(yè)物聯(lián)網(wǎng)技術(shù)與應(yīng)用展覽會
2020國際工業(yè)互聯(lián)網(wǎng)技術(shù)與應(yīng)用產(chǎn)業(yè)發(fā)展大會議題征集
一文讀懂 H 橋式驅(qū)動電路
2020第三屆上海國際智能駕駛技術(shù)創(chuàng)新展覽會-緊隨“十三五”規(guī)劃,加快人工智能發(fā)展
為何電流和磁傳感器對TWS的設(shè)計(jì)至關(guān)重要?
要采購連接器么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉