圖1：同步解調系統(tǒng)

 

傳感器輸出端的噪聲可能受內部源或外部耦合的影響。低頻(1/f)噪聲經常會限制傳感器或測量電子設備的性能。很多傳感器還容易受到低頻環(huán)境噪聲的干擾。光學測量容易受到背景光照的影響；電磁傳感器容易受到電源輻射的影響。自由選擇激勵頻率以避開噪聲源是同步解調的重要優(yōu)勢。

 

選擇一個可以降低這些噪聲源影響的激勵頻率是優(yōu)化系統(tǒng)性能的重要途徑。所選激勵頻率應當具有較低的噪底，并離開噪聲源足夠距離，這樣只需適當進行濾波便可將噪聲降低至可以接受的水平。傳感器激勵通常是功耗預算中最大的一塊。如果傳感器的靈敏度與頻率的關系已知，則在靈敏度較高的頻率處激勵傳感器即可降低功耗。

 

2、相敏檢波器

若要理解抗混疊濾波器（AAF）和OF的要求，則需理解PSD。以通過激勵信號將輸入信號同步擴大+1和–1倍的PSD為例。這等效于輸入信號乘以相同頻率的方波。圖2a顯示的是輸入信號、基準電壓源和PSD輸出的時域波形；圖中，輸入信號為方波，任意相位與基準電壓源相關。

 

當輸入和基準電壓完全無相移時，相對相位為0°，開關輸出為直流，且PSD輸出電壓為+1。隨著相對相位增加，開關輸出成為基準頻率兩倍的方波，且占空比和均值線性下降。相對相位為90°時，占空比為50%，平均值為0。在180°相對相位處，PSD輸出電壓為–1。圖2b顯示了相對相位在0°至360°范圍內掃描時的PSD平均輸出值，輸入信號為方波和正弦波。

 

 

圖2：（a）PSD時域波形、（b）PSD輸出平均值與相對相位成函數(shù)關系

 

正弦波情形沒有方波情形那么直觀，但可以通過逐項相乘并分解為相加項和相減項而計算，如下所示：

 

 

正如預計的那樣，PSD在基頻處生成與輸入信號相對相位的余弦成比例的響應，但它同時也會生成針對信號所有奇次諧波的響應。若將輸出濾波器視為相敏檢波器的一部分，則信號傳輸路徑看上去就會像是一系列以基準信號奇次諧波為中心的帶通濾波器。帶通濾波器的帶寬由低通輸出濾波器的帶寬確定。PSD輸出響應是這些帶通濾波器之和，如圖3所示。出現(xiàn)在直流端的響應部分落在輸出濾波器的通帶內。出現(xiàn)在基準頻率偶次諧波的響應部分將由輸出濾波器抑制。

 

圖3：有助于PSD輸出的信號輸入頻譜

 

乍看之下，諧波的無限求和混疊進入輸出濾波器通帶，似乎會使這種方法失效。然而，由于每一個諧波項都成倍縮小，并且各諧波噪聲以平方和的平方根方式相加，噪聲混疊的影響得以減輕。假設輸入信號的噪聲頻譜密度不變，那么就可以計算諧波混疊的噪聲影響。

 

設Vn為以基頻為中心的傳輸窗口的積分噪聲?？俁MS噪聲VT為：

 

 

使用簡便的公式對幾何級數(shù)求和：

 

 

諧波窗口導致的RMS噪聲增加量為：

 

 

因此，所有諧波窗口產生的RMS噪聲使總噪聲僅增加11%（或1dB）。輸出依然容易受到帶通濾波器的通帶波動影響，并且PSD之前的傳感器或電子器件諧波失真將導致輸出信號產生誤差。如果這些諧波失真項過大而無法接受，可以使用抗混疊濾波器使其下降。下一個設計示例中將考慮抗混疊和輸出濾波器要求。

 

3、LVDT設計示例

圖4顯示的是一個同步解調電路，該電路可從線性可變位移變壓器（LVDT，一種特殊的繞線變壓器，具有活動內核，貼在待測位置）提取位置信息。激勵信號施加于初級端。次級端電壓隨內核位置成比例變化。

 

LVDT的類型有很多，此外提取位置信息的方法也各不相同。該電路采用4線模式LVDT。將兩個LVDT的次級輸出相連使其電壓相反，從而執(zhí)行減法。當LVDT內核位于零點位置時，次級端上的電壓相等，繞組上的電壓差為零。隨著內核從零點位置開始移動，次級繞組上的電壓差也隨之增加。LVDT輸出電壓符號根據(jù)方向而改變。本例選擇的LVDT可測量±2.5mm滿量程內核位移。電壓傳遞函數(shù)為0.25，意味著當內核偏離中心2.5mm時，施加于初級端的每伏特電壓的差分輸出等于250mV。

 

圖4：簡化LVDT位置檢測電路

 

4、集成式同步解調器

ADA2200集成式同步解調器采用獨特的電荷共享技術來執(zhí)行模擬域內的分立式時間信號處理。該器件的信號路徑由輸入緩沖器、FIR抽取濾波器（進行抗混疊濾波）、可編程IIR濾波器、相敏檢波器以及差分輸出緩沖器組成。其時鐘生成功能可將激勵信號與系統(tǒng)時鐘同步。通過SPI兼容接口可配置可編程特性。

 

圖5：ADA2200同步解調器

 

24位Σ-Δ型ADC AD7192生成的4.92MHz時鐘用作主機時鐘。ADA2200生成濾波器和PSD時鐘所需的一切內部信號，此外還在RCLK引腳上生成激勵信號。該器件將主機時鐘進行1024分頻，以便生成4.8kHz信號，控制CMOS開關。CMOS開關將低噪聲3.3V源轉換為LVDT的方波激勵信號。用于激勵源的3.3V電源還用作ADC基準電壓源，因此電壓源中的一切漂移都不會降低測量精度。在滿量程位移處，LVDT輸出1.6V的峰值輸出電壓。

 

5、抗混疊濾波

LVDT輸出和ADA2200輸入之間的RC網絡為LVDT輸出信號提供低通濾波，同時產生使解調器輸出信號最大所需的相對相移。如前所述，圖2b顯示了最大PSD輸出發(fā)生在相對相移為0°或180°處。ADA2200具有90°相位控制，因而還可以使用±90°相對相位調試。

 

解調頻率奇數(shù)倍的信號能量將出現(xiàn)在輸出濾波器的通帶內。FIR抽取濾波器實現(xiàn)抗混疊濾波，能為這些頻率提供至少50dB衰減。

 

如有需要，IIR濾波器可提供額外的濾波或增益。由于IIR濾波器在相敏檢波器前面，其相位響應將會影響PSD信號輸出帶寬。設計濾波器響應時，必須考慮這一點。

 

6、輸出濾波器

選擇輸出濾波器的通帶時，應使其匹配待測參數(shù)的帶寬，但要限制系統(tǒng)的寬帶噪聲。輸出低通濾波器還必須能夠抑制PSD偶數(shù)倍產生的輸出雜散。

 

該電路使用Σ-Δ型ADC AD7192內置的LPF。它可以通過編程實現(xiàn)sinc3或sinc4響應，并且傳遞函數(shù)在輸出數(shù)據(jù)速率的倍數(shù)處為零。

 

將ADC的輸出數(shù)據(jù)速率設為解調頻率可以抑制PSD輸出雜散。此處，ADC的可編程輸出數(shù)據(jù)速率用作可選帶寬輸出濾波器?？捎玫妮敵鰯?shù)據(jù)速率（fDATA）為4.8kHz/n，其中1≤n≤1023。因此，ADC在每個輸出數(shù)據(jù)數(shù)值的n個解調時鐘周期內求解調器輸出的平均值。由于主機時鐘和ADC時鐘同步，ADC輸出濾波器傳遞函數(shù)的零點將直接落在調制頻率的每一個諧波上，并且抑制任意n值的所有輸出雜散。

 

圖6：ADC輸出數(shù)據(jù)速率的sinc3傳輸函數(shù)

 

可編程輸出數(shù)據(jù)速率具有噪聲和帶寬/建立時間之間的直觀權衡取舍關系。輸出濾波器噪聲帶寬為0.3×fDATAB頻率為0.272×fDATA，建立時間為3/fDATA。

 

在最高4.8kHz輸出數(shù)據(jù)速率下，ADC數(shù)字濾波器具有1.3kHz左右的3dB帶寬。在不超過此頻率的范圍內，解調器和ADC之間的RC濾波器相對平坦，最大程度降低了ADC的帶寬要求。在最大數(shù)據(jù)速率較低的系統(tǒng)中，RC濾波器轉折頻率可以按比例降低。

 

7、噪聲性能

該電路的輸出噪聲是ADC輸出數(shù)據(jù)速率的函數(shù)。表1顯示數(shù)字化數(shù)據(jù)列出各差數(shù)對于ADC采樣速率影響，假設滿量程輸出電壓為2.5V。噪聲性能與LVDT內核位置無關。

 

表1：噪聲性能與帶寬的關系

 

 

如果ADA2200輸出噪聲與頻率無關，則預計有效位數(shù)將在輸出數(shù)據(jù)速率每下降4倍時增加一位。ENOB在較低輸出數(shù)據(jù)速率下不會上升太多，這是由于ADA2200輸出驅動器的1/f噪聲所導致的；該噪聲在低輸出數(shù)據(jù)速率下是噪底的主要成分。

 

8、線性度

首先，在±2.0mm內核位移處執(zhí)行一次兩點校準，即可測量線性度結果。由這些測量結果可確定斜率和失調，從而實現(xiàn)最佳線性擬合。然后，在±2.5mm滿量程范圍內測量內核位移。從線性數(shù)據(jù)中減去測量數(shù)據(jù)即可確定線性度誤差。

 

圖7：位置線性度誤差與LVDT內核位移的關系

 

用于電路評估的E系列LVDT線性度額定值為±0.5%（±2.5mm位移范圍）。此電路性能好于LVDT的規(guī)格。

 

9、功耗

此電路總功耗為10.2mW，包括驅動LVDT的6.6mW以及電路其余部分的3.6mW。電路SNR可以通過增加LVDT激勵信號而得到改善，但代價是功耗更高?；蛘?，可以通過降低LVDT激勵信號從而降低功耗，同時使用低功耗雙通道運算放大器來放大LVDT輸出信號，以便保留電路的SNR性能。

 

10、結論

同步解調可以解決很多傳感器信號調理所共有的特性挑戰(zhàn)。激勵頻率低于1MHz且動態(tài)范圍要求為80dB至100dB的系統(tǒng)可以采用低成本、低功耗模擬電路；該方法所需的數(shù)字后處理極少。了解相敏檢波器的工作原理以及傳感器輸出端的噪聲特性是確定系統(tǒng)濾波器要求的關鍵。