【導(dǎo)讀】隨著信號上升沿時間的減小,信號頻率的提高,電子產(chǎn)品的EMI問題,也來越受到電子工程師的重視。高速pcb設(shè)計的成功,對EMI的貢獻(xiàn)越來越受到重視,幾乎60%的EMI問題可以通過高速PCB來控制解決。
1 高速信號走線屏蔽規(guī)則

如上圖所示:在高速的PCB設(shè)計中,時鐘等關(guān)鍵的高速信號線,則需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都是會造成EMI的泄漏。建議屏蔽線,每1000mil,打孔接地。
2 高速信號的走線閉環(huán)規(guī)則
由于PCB板的密度越來越高,很多PCB layout工程師在走線的過程中,很容易出現(xiàn)這種失誤,如下圖所示:

時鐘信號等高速信號網(wǎng)絡(luò),在多層的PCB走線的時候產(chǎn)生了閉環(huán)的結(jié)果,這樣的閉環(huán)結(jié)果將產(chǎn)生環(huán)形天線,增加EMI的輻射強(qiáng)度。
3 高速信號的走線開環(huán)規(guī)則
規(guī)則二提到高速信號的閉環(huán)會造成EMI輻射,同樣的開環(huán)同樣會造成EMI輻射,如下圖所示:

時鐘信號等高速信號網(wǎng)絡(luò),在多層的PCB走線的時候產(chǎn)生了開環(huán)的結(jié)果,這樣的開環(huán)結(jié)果將產(chǎn)生線形天線,增加EMI的輻射強(qiáng)度。在設(shè)計中我們也要避免。
4 高速信號的特性阻抗連續(xù)規(guī)則
高速信號,在層與層之間切換的時候必須保證特性阻抗的連續(xù),否則會增加EMI的輻射,如下圖:

也就是:同層的布線的寬度必須連續(xù),不同層的走線阻抗必須連續(xù)。
5 高速PCB設(shè)計的布線方向規(guī)則
相鄰兩層間的走線必須遵循垂直走線的原則,否則會造成線間的串?dāng)_,增加EMI輻射,如下圖:

相鄰的布線層遵循橫平豎垂的布線方向,垂直的布線可以抑制線間的串?dāng)_。
6 高速PCB設(shè)計中的拓?fù)浣Y(jié)構(gòu)規(guī)則
在高速PCB設(shè)計中有兩個最為重要的內(nèi)容,就是線路板特性阻抗的控制和多負(fù)載情況下的拓?fù)浣Y(jié)構(gòu)的設(shè)計。在高速的情況下,可以說拓?fù)浣Y(jié)構(gòu)的是否合理直接決定,產(chǎn)品的成功還是失敗。

如上圖所示,就是我們經(jīng)常用到的菊花鏈?zhǔn)酵負(fù)浣Y(jié)構(gòu)。這種拓?fù)浣Y(jié)構(gòu)一般用于幾Mhz的情況下為益。高速的拓?fù)浣Y(jié)構(gòu)我們建議使用后端的星形對稱結(jié)構(gòu)。
7 走線長度的諧振規(guī)則

檢查信號線的長度和信號的頻率是否構(gòu)成諧振,即當(dāng)布線長度為信號波長1/4的時候的整數(shù)倍時,此布線將產(chǎn)生諧振,而諧振就會輻射電磁波,產(chǎn)生干擾。
8 回流路徑規(guī)則

所有的高速信號必須有良好的回流路徑。盡可能的保證時鐘等高速信號的回流路徑最小。否則會極大的增加輻射,并且輻射的大小和信號路徑和回流路徑所包圍的面積成正比。
9 器件的退耦電容擺放規(guī)則

退耦電容的擺放的位置非常的重要。不合理的擺放位置,是根本起不到退耦的效果。退耦電容的擺放的原則是:靠近電源的管腳,并且電容的電源走線和地線所包圍的面積最小。
推薦閱讀: