你的位置:首頁 > 電路保護(hù) > 正文

如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

發(fā)布時間:2022-02-22 責(zé)任編輯:lina

【導(dǎo)讀】ADI集成VCO的PLL產(chǎn)品將低相位噪聲、高級功能及超小尺寸組合在一起,是微波/毫米波無線電、測試設(shè)備、微波傳感器、光纖通信以及防務(wù)通信和傳感器等許多小尺寸應(yīng)用的理想之選。


新興的PLL + VCO (集成電壓控制振蕩器的鎖相環(huán))技術(shù)能夠針對蜂窩/4G、微波無線電防務(wù)等應(yīng)用快速開發(fā)低相位噪聲頻率合成器,ADI集成頻綜產(chǎn)品的頻率覆蓋為25 MHz到13.6 GHz。


蜂窩/4G、微波無線電、測試設(shè)備和防務(wù)子系統(tǒng)應(yīng)用的無線電設(shè)計人員依賴高質(zhì)量本振(LO)來實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)。所有的RF和微波通信和傳感器系統(tǒng),無論是基于模擬還是數(shù)字調(diào)制,都需要干凈的LO信號源;無線電的容量越高,對LO信號的要求就越高。


有許多不同架構(gòu)可用,但產(chǎn)生穩(wěn)定LO源的最常用方法之一是將低相位噪聲電壓控制振蕩器(VCO)和穩(wěn)定基準(zhǔn)電壓及鎖相環(huán)(PLL)組合構(gòu)成頻率合成器。不過,尋求最佳LO性能的設(shè)計人員必然會面臨PLL/頻率合成器、VCO、電荷泵及環(huán)路濾波器之間交互的諸多相關(guān)挑戰(zhàn),更不用說由于電路板布局和不良電源噪聲所帶來的問題。


ADI的核心專長是在頻率生成元件方面,例如MMIC VCO、鎖相振蕩器(PLO)、低噪聲預(yù)分頻器、鑒頻鑒相器(PFD)和一系列RF輸入頻率達(dá)13.6 GHz的雙模式(小數(shù)/整數(shù))PLL/頻率合成器IC。


如圖1的功能框圖所示,這些產(chǎn)品采用標(biāo)準(zhǔn)5 mm × 5 mm和6 mm × 6 mm QFN塑料封裝實現(xiàn)了高級小數(shù)-N頻率合成器和超低噪聲VCO;這種高水平的集成最大程度地減少了外部元件數(shù)。設(shè)計針對超低相位噪聲商業(yè)和防務(wù)應(yīng)用,包括一個極低噪聲鑒頻鑒相器(PFD)、一個精密控制電荷泵和一個提供超精細(xì)頻率步進(jìn)的高 級調(diào)制器設(shè)計。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖1. ADI集成VCO的PLL產(chǎn)品功能框圖和典型應(yīng)用電路


架構(gòu)具有超低近載波相位噪聲和低雜散,可實現(xiàn)較寬環(huán)路帶寬以及更快的跳頻和低顫噪;雜散輸出足夠低,因此在許多應(yīng)用中不再需要價格昂貴的直接數(shù)字頻率合成(DDS)基準(zhǔn)參考源。


適合RF市場應(yīng)用的集成VCO的PLL


HMC830LP6GE是面向蜂窩/4G、微波回程IF以及測試和測量應(yīng)用的八個集成VCO寬帶PLL產(chǎn)品之一。該系列的每一個產(chǎn)品都組合了高性能小數(shù)-N PLL/頻率合成器和低噪聲VCO。適合RF應(yīng)用的集成VCO的PLL架構(gòu)使得高性能VCO可實現(xiàn)五伏以下電壓調(diào)諧(參見圖2)。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖2. 集成VCO的PLL HMC830LP6GE的調(diào)諧電壓與頻率的關(guān)系


環(huán)路濾波器中不再需要運算放大器,節(jié)省了成本和電路板空間,同 時改善了性能。集成VCO的PLL可以在一個極限溫度下鎖定,之后無需重新鎖定或重新校準(zhǔn)即可在整個溫度范圍內(nèi)工作;該功能是高可靠性應(yīng)用中所需要的,但是在有些其他競爭對手中并未提供該功能。


如圖3所示,這些器件具有出色的相位噪聲性能,無論就帶內(nèi)還是遠(yuǎn)端噪底通常都優(yōu)于競爭對手10 dB,而且全部無需在低雜散或低噪聲模式間進(jìn)行選擇。100 Hz至1 MHz范圍內(nèi)的集成噪聲通常為–55 dBc,等效于0.1°的rms抖動,或者FOUT = 1 GHz時278 fs rms。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖3. 集成VCO的PLL HMC830LP6GE的SSB相位噪聲與偏移頻率的關(guān)系


如圖4所示,HMC830LP6GE與替代集成解決方案相比有明顯改善。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖4. 最差雜散,固定50 Mhz基準(zhǔn),輸出頻率= 2 GHz


HMC830LP6GE頻帶邊沿處的溫度范圍性能穩(wěn)定,確保不會出現(xiàn)“壓差”。


例如,HMC830LP6GE在大于20 MHz的偏移頻率下產(chǎn)生大約5 dB近載波相位噪聲和7 dB相位噪底,與TI LMX2581相比,這兩個值都比較低。此外,HMC830LP6GE還提供優(yōu)越的雜散性能,在整個頻段的小數(shù)雜散低很多,整個頻譜輸出更干凈。


ADF5355集成VCO的PLL涵蓋同類最寬的頻譜55 MHz至13.6 GHz,而ADF4355-2的頻率范圍是55 MHz至4.4 GHz。兩款器件都集成了超低相位噪聲VCO,對于ADF4355-2而言在3.4 GHz下產(chǎn)生–138 dBc/Hz(1 MHz失調(diào))相位噪聲,而ADF5355在6.8 GHz下產(chǎn)生–132 dBc/Hz(1 MHz失調(diào))相位噪聲。


ADF5355和ADF4355-2采用新型VCO拓?fù)浜图軜?gòu),并在開發(fā)過程中利用ADI獲得專利的先進(jìn)SiGe-BiCMOS工藝,因而具有出色的VCO相位噪聲性能。在超寬帶寬RF和微波通信應(yīng)用中,該超低相位噪聲具有改善整體系統(tǒng)誤碼率并提升數(shù)據(jù)吞吐速率的優(yōu)勢,可提供更佳的抗噪能力和更寬的動態(tài)范圍。


ADI的高性價比、超寬帶寬PLL頻率合成器IC還具有高達(dá)125 MHz相位比較器頻率和38位分辨率,可降低抖動并允許極為精細(xì)的步進(jìn)大小,而相比分立式GaAs部署方案,采用高級BiCMOS工藝的集成式PLL和VCO可大幅降低封裝尺寸和功耗。另外,由于單個PLL頻率合成器的工作頻率可在55 MHz至13.6 GHz范圍內(nèi)配 置,因此設(shè)計人員可更為快速地對他們的系統(tǒng)設(shè)計進(jìn)行重新配置,并減少器件庫存,同時依然支持多頻段。


適合微波市場應(yīng)用的集成VCO的PLL


集成VCO的PLL HMC764LP6CE已針對窄帶、高性能的微波通信應(yīng)用進(jìn)行了優(yōu)化。ADI公司在業(yè)界率先推出頻率高于6 GHz的集成PLL和VCO。這些產(chǎn)品除了提供ADI出色的微波VCO性能之外,還增加了集成式高級小數(shù)頻率合成器的功能。典型應(yīng)用包括微波和毫米波無線電、工業(yè)/醫(yī)療測試設(shè)備、防務(wù)通信和電子對抗 (ECM)子系統(tǒng)等。


如圖5所示,HMC764LP6CE在其帶寬內(nèi)具有穩(wěn)定的調(diào)諧敏感度和高達(dá)16 dBm的輸出功率,因而非常適合直接驅(qū)動許多ADI高線性度、雙平衡和I/Q混頻器以及上變頻和下變頻產(chǎn)品的LO部分。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖5. 集成VCO的PLL HMC764LP6CE的調(diào)諧靈敏度和RF輸出功率與輸出頻率的關(guān)系


圖6顯示,對于低、中和高頻范圍,HMC764LP6CE卓越的單邊帶(SSB)相位噪聲性能與偏移頻率的關(guān)系。測量該數(shù)據(jù)時參考頻率為50 MHz,環(huán)路帶寬為100 kHz,而且PFD的比較頻率為50 MHz。由于采用單芯片結(jié)構(gòu),在溫度范圍內(nèi)及機(jī)械沖擊條件下,相位噪聲性能也很穩(wěn)定。此外,內(nèi)置FSK模式使得器件可用作簡單的低成本直接FM發(fā)射源。


如何實現(xiàn)低BER(誤碼率)、低雜散輸出和低相位噪聲的系統(tǒng)級目標(biāo)

圖6. 集成VCO的PLL HMC764LP6CE的SSB相位噪聲與偏移頻率的關(guān)系


即使具有這樣的高級功能和高集成度,開發(fā)高性能可編程本振仍需要大量設(shè)計時間。因此,ADI開發(fā)出集成VCO的PLL參考設(shè)計人員套件,從而可以立即測量手頭設(shè)計。


圖7所示典型評估PCB是簡單易用的通用評估套件的一部分,它可以最大程度縮短設(shè)計時間,便于快速進(jìn)行原型開發(fā)。參考設(shè)計人員套件包括一個板載參考振蕩器和若干穩(wěn)壓器,且支持通用環(huán)路濾波器配置。


圖7. 集成VCO的PLL評估PCB,包含在各設(shè)計人員套件中


利用附帶的軟件,用戶可以進(jìn)行PLL編程以及訪問其高級功能。完整操作指南提供逐步說明,方便用戶完成快速上 電并初始化評估板。本指南全面論述了評估板內(nèi)使用的元件,涵蓋針對外部基準(zhǔn)電壓重新配置評估板,以及實施板載可選擇順序無源或有源環(huán)路濾波器等主題。


各個參考設(shè)計人員套件均包含ADI專有的ADIsimPLL設(shè)計工具,用戶可以根據(jù)自己的特定應(yīng)用定制標(biāo)準(zhǔn)評估PCB環(huán)路濾波器。提供全面的基于PC的PLL控制軟件,可以經(jīng)由USB接口用PC兼容寄存器文件對PLL進(jìn)行編程。用戶僅用一臺PC、一臺信號分析儀及若干直流電源,即可在非常短的時間內(nèi)對完全鎖定的本振進(jìn)行評估。ADI 公司技術(shù)熟練的應(yīng)用工程師團(tuán)隊也可幫助客戶快速熟悉這款獨特的產(chǎn)品。


ADI集成VCO的PLL產(chǎn)品將低相位噪聲、高級功能及超小尺寸組合在一起,是微波/毫米波無線電、測試設(shè)備、微波傳感器、光纖通信以及防務(wù)通信和傳感器等許多小尺寸應(yīng)用的理想之選。


混合型頻率合成器通常采用玻璃纖維基板材料,具有一個分立式VCO、一個大型諧振器和一個金屬沖壓蓋。該裝配技術(shù)會在用戶系統(tǒng)中造成和RF接地有關(guān)的問題,還會產(chǎn)生令人討厭的電氣和顫噪耦合效應(yīng)。


與分立式混合型頻率合成器/VCO配置相比,ADI集成式頻率生成解決方案有助于設(shè)計人員實現(xiàn)穩(wěn)定性能、高可靠性及小尺寸的目標(biāo)。


與大型混合設(shè)計相比,ADI集成VCO的PLL的諧振器也小很多,因而具有出色的顫噪性能。


這些集成VCO的PLL產(chǎn)品采用符合RoHS標(biāo)準(zhǔn)的QFN無引腳封裝,非常適合高速大批量SMT裝配線。


免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請電話或者郵箱editor@52solution.com聯(lián)系小編進(jìn)行侵刪。


推薦閱讀:

溫度和結(jié)構(gòu)如何影響電阻穩(wěn)定性

使用平移環(huán)模塊快速構(gòu)建低抖動、高頻率的時鐘

詳解音頻頻率范圍和音頻元器件

混合信號接地的困惑根源

構(gòu)建快速、靈活的電動汽車充電網(wǎng)絡(luò)


特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉