中心議題：

• 過高的工作頻率或不合理的布局布線是引起電磁干擾的主要原因
• 綜合分析PCB的抗干擾設計

解決方案：

• 注意整體布局5項原則
• 優(yōu)先選用集成電路元器件，元器件按一定的方式分組布置
• 在交流電源的進線處安置濾波器，EMC設計關鍵是合理布局時鐘系統(tǒng)
• 設計輸入電壓保持電容，靜電防護設計考慮4方面因素

引言
電磁兼容（EMC）指的是一個產(chǎn)品和其他產(chǎn)品共存于特定的電磁環(huán)境中，而不會引起其他產(chǎn)品或者自身性能下降或損壞的能力[1]，即產(chǎn)品和其他產(chǎn)品能夠“和平共處”，彼此間的電磁干擾(EMI)不會影響產(chǎn)品的正常工作。
 
引起電磁干擾的原因是多方面的，主要可歸結(jié)為過高的工作頻率或不合理的布局布線。在高頻化趨勢不可避免的情況下,一個好的PCB設計，應著重從元器件布局、時鐘電路設計、電源設計、接地設計、靜電防護設計等方面進行綜合考慮。

整體布局布線設計a.整體布局
整體布局是PCB設計的第一步，合理的布局不但可以增加PCB的視覺美感，還可以提高產(chǎn)品的電磁兼容水平，一般來說，器件的整體布局應遵循以下原則：
(1) 圍繞各功能電路的核心元件進行布局，保證各元器件沿同一方向整齊、緊湊排列，易受干擾的元器件不能相鄰布置，以防止信號間耦合；
(2) 處理敏感信號的元件要遠離電源、大功率器件等，并且不允許敏感信號線穿過大功率器件，熱敏元件應遠離發(fā)熱元件，溫度敏感元件宜置于溫度最低的區(qū)域；
(3) 加大具有高電位差元器件之間的距離，防止它們放電而引發(fā)短路,并可在無鉛時代減少CAF (Conductive Anodic Filament)發(fā)生的可能性。同時，高電壓元器件應盡量布設在調(diào)試時手不易觸及的地方，并加以絕緣保護；
(4) 對于高頻電路，推薦采用菊花鏈布線或星形布線，并且高速數(shù)字信號應布置在與地線相鄰的信號層,并且信號線盡可能短；
(5) 一個過孔會帶來約0.5pF的分布電容[2],因此,減少過孔數(shù)量可顯著提高運行速度。
 
b.元器件的選擇和布置
相比于分立元件,集成電路元器件具有密封性好、焊點少、失效率低的優(yōu)點，應優(yōu)先選用。同時，選用信號斜率較慢的器件，可降低信號所產(chǎn)生的高頻成分,充分使用貼片元器件能縮短連線長度，降低阻抗,提高電磁兼容性。另外，應優(yōu)先選用供應渠道穩(wěn)定的元器件，以確保生產(chǎn)加工的連續(xù)進行。
 
元器件布置時，首先按一定的方式分組，同組的放在一起，不相容的器件要分開布置，以保證各元器件在空間上不相互干擾。另外，重量較大的元器件應采用支架固定。
　　
c.PCB的選取和分層
印制板大小應適當，太大，成本增加；太小，散熱困難，且相鄰線間易串擾。推薦的PCB形狀為長寬比約3：2的矩形[3]。
 
在時鐘頻率超過5MHz或上升時間小于5ns的高頻電路[4]中，使用多層板能大幅降低PCB體積和減小電環(huán)路面積，從而有效降低電磁干擾。PCB分層時要確保信號線有相鄰完整的映像回流平面，同時，為方便電源解耦，電源層應緊鄰地層且在地層下面。根據(jù)以上原則，對于四層板，推薦的分層方法為：信號層、地層、電源層、信號層。六層板推薦的分層方法是信號層、地層、信號層、電源層、地層、信號層。
　　
d.整體布線
PCB布線總的原則是先布時鐘、敏感信號線，再布高速信號線，最后布一般的不重要信號線。
布線時，在總的原則前提下，還需考慮以下細節(jié)：
(1) 在多層板布線中，相鄰層之間最好采用“井”字形網(wǎng)狀結(jié)構(gòu)；
(2) 減少導線彎折，避免導線寬度突變，為防止特性阻抗變化，信號線拐角處應設計成弧形或用45度折線連接；
(3) PCB板最外層導線或元器件離印制板邊緣距離不小于2 mm，不但可防止特性阻抗變化，還有利于PCB裝夾；
(4) 對于必須鋪設大面積銅箔的器件，建議用柵格狀[5]，并且通過過孔與地層相連；
(5) 短而細的導線能有效抑制干擾，但太小的線寬會增加導線電阻，導線的最小寬度可視通過導線的最大電流而定，一般而言，對于厚度為0.05 mm，寬度為1mm 銅箔允許的電流負荷為1A。因此,1-1.5 mm的線寬完全可滿足要求，對于小功率數(shù)字集成電路，選用0.2-0.5 mm線寬即可。同一PCB中，地線、電源線寬應大于信號線；
　

　 
圖1抗干擾保護環(huán)
(6) 為減少輻射，利用靜電屏蔽原理[6]，對于敏感元件端頭可采用如圖（1）所示的抗干擾保護環(huán)，并對保護環(huán)采用單點接地設計，不接地的保護環(huán)是起不到屏蔽作用的。
　　
傳輸線設計
端接匹配的好壞是傳輸線設計能否達到最佳性能的關鍵。只有當電路終端負載等于特性阻抗時，傳輸?shù)男盘柌艜谶h處被充分吸收，否則，部分信號將被反射回來，造成邏輯混亂或失真。
 
當走線終端存在集總線型負載或單一元件時，選用串聯(lián)電阻源端匹配可以使阻尼振蕩和反射效應達到最小。對于具有分布式負載的走線終端，選用并聯(lián)電阻終端匹配，可得到幾乎不失真的波形。并聯(lián)端接的缺點是消耗較多的功率，因此，對于電池供電的便攜式產(chǎn)品，應避免使用并聯(lián)終端。
　　
時鐘部分設計
合理布局時鐘系統(tǒng)是EMC設計的關鍵，不合理的時鐘布局會導致PCB板不能穩(wěn)定工作。
 
在設計時鐘系統(tǒng)時，時鐘晶體和相關電路應與其他電路分開并布置在PCB的中央位置，特別注意時鐘發(fā)生器的位置盡量不要靠近對外的連接器。必要時在時鐘晶體下鋪設地層，有利于散熱并可將振蕩器內(nèi)部產(chǎn)生的射頻電流泄放到地平面上。時鐘線和高速信號線盡量走內(nèi)層，并夾在兩個地平面層中間，以確保相鄰完整的回流路徑。對于高頻時鐘布線，要求盡量減小傳輸線長度，降低傳輸線效應。
　　
電源部分設計
不合理的電源布線會產(chǎn)生很大的噪聲,引起產(chǎn)品性能下降。在電源入口處的電源線和地線之間跨接一個10-100μF的電容,可有效降低噪聲干擾。
　　
a.電源去耦濾波設計
在每塊集成電路芯片電源兩端跨接一個0.01-0.1μF的去耦電容，能較大程度地減小噪聲，并能夠減少跨板間的浪涌電流。在能夠達到電流補償目的的情況下,去耦電容值越小越好,貼片電容引線電感小,應優(yōu)先選用。
 
最有效的電源濾波方法是在交流電源的進線處安置濾波器，為避免導線相互耦合或形成環(huán)路，濾波器的輸入輸出線應分別從PCB板的兩邊引出，而且使引線盡可能短。
　　
b.電源保護設計
電源保護設計包括過流保護、欠壓報警、緩啟動、過壓保護等設計內(nèi)容。

PCB板的電源部分也可以通過保險絲來實現(xiàn)過流保護，但為了避免保險絲熔斷過程中影響其他模塊，還應該設計輸入電壓保持電容。為防止意外的瞬間過壓損壞器件，可以通過放電管、壓敏電阻等保護器件在配電線路與地電位之間建立一個等電位，以達到過壓保護的目的。
　　
接地設計
設備的接地方式主要有浮地、單點接地和多點接地三種。其中浮地容易產(chǎn)生靜電積累和靜電放電，應慎重考慮。一般來講，當電路工作在1MHz或更低頻率范圍時，單點接地是最好的選擇；當電路處于10MHz以上的較高頻率時，電流返回路徑中的有限阻抗會導致出現(xiàn)不希望有的射頻電流，應盡量選用多點接地。對于既有數(shù)字電路又有模擬電路的PCB,要做好分地處理.

布置地線時，地線應盡可能地粗，使它至少能通過三倍于PCB板的允許電流，以提高抗噪聲性能.
如果用大面積覆銅方式鋪設地線，應盡量避免死銅現(xiàn)象，并將同一功能電路的覆銅用粗導線連在一起，以保證地線質(zhì)量，降低噪音。
 
由于帶狀電纜是非屏蔽性的，使用時最好信號線和地線一一對應，保證每一根信號線都有一個單獨的接地回路，這樣公共阻抗的耦合將不存在，而且導線間的串擾也將減至最小。值得注意的是無論使用何種電纜，都要求將其屏蔽層接地。
　　
靜電防護設計
靜電放電的特點是高電位、低電荷、大電流和短時間,對PC設計的靜電防護問題可從以下幾方面進行考慮:
(1) 盡量選擇抗靜電等級高的元器件,抗靜電能力差的敏感元件應遠離靜電放電源。試驗證明,每千伏靜電電壓的擊穿距離約1mm，因此，若將元器件同靜電放電源保持16 mm距離，即可抵抗約16 kV的靜電電壓；
(2) 保證信號回流具有最短通路，有選擇性的加入濾波電容和去耦電容，提高信號線的靜電放電免疫能力；
(3) 采用保護器件如電壓瞬態(tài)抑制二極管，對電路進行保護設計；
(4) 相關人員在接觸PCB時務必帶上靜電手環(huán)，避免人體電荷移動而導致靜電積累損傷。
　　
信號完整性
信號完整性基本上是阻抗匹配的問題。它包括串擾，衰減振蕩和反射等。其中以衰減振蕩最為明顯。衰減振蕩是由于明顯的阻抗不匹配而產(chǎn)生的, 附加串聯(lián)電阻或使用終端匹配的傳輸線，能極大的減小衰減振蕩。
 
串擾是互容和互感共同作用的結(jié)果，串擾的幅度與傳輸線間的平行長度成正比。在高密度復雜PCB設計中，完全避免串擾是不可能的，布線時對于不可避免的平行部分，可以最大化平行走線的間隔或使走線最大可能的接近參考層，通過減少耦合來降低串擾。
　　
結(jié)束語
電磁兼容(EMC)是一門綜合性的快速發(fā)展的學科,本文對EMC設計的探討只是概念性的。良好的PCB設計需要我們以EMC為原則,在設計初期就進行全盤考慮,并在實踐中不斷的總結(jié)經(jīng)驗。