你的位置:首頁 > RF/微波 > 正文

混合波束賦形接收機(jī)動(dòng)態(tài)范圍—從理論到實(shí)踐

發(fā)布時(shí)間:2022-09-26 來源:ADI 責(zé)任編輯:wenwei

【導(dǎo)讀】本文介紹了相控陣混合波束賦形架構(gòu)中接收機(jī)動(dòng)態(tài)范圍指標(biāo)的測(cè)量與分析的比較。測(cè)量使用市售32通道開發(fā)平臺(tái)進(jìn)行驗(yàn)證分析。本文回顧了子陣列波束賦形接收機(jī)的分析,重點(diǎn)是處理模擬子陣列中信號(hào)合并點(diǎn)處的信號(hào)增益與噪聲增益之間的差異。本文分析了開發(fā)平臺(tái)接收機(jī)性能,并與測(cè)量結(jié)果進(jìn)行了比較。最后討論了結(jié)果要點(diǎn),旨在提供一個(gè)可用于預(yù)測(cè)更大系統(tǒng)性能的測(cè)量與建模基準(zhǔn)。


引言


相控陣波束賦形架構(gòu)大致可分為模擬波束賦形系統(tǒng)、數(shù)字波束賦形系統(tǒng)或以上兩者的某種組合——采用模擬子陣列,經(jīng)過數(shù)字處理后形成最終天線波束方向圖。后一類(基于數(shù)字組合的子陣列)結(jié)合了模擬和數(shù)字波束賦形,通常稱為混合波束賦形。


在業(yè)界對(duì)軟件定義天線的探索中,人們非常希望實(shí)現(xiàn)全數(shù)字相控陣,以便最大限度地提高天線方向圖的可編程性。在實(shí)踐中,特別是隨著頻率提高,封裝、功耗和數(shù)字處理方面的挑戰(zhàn)迫使人們減少數(shù)字通道數(shù)?;旌喜ㄊx形緩解了實(shí)施工程師常常面對(duì)的數(shù)字通道密度需求,因此可能會(huì)在未來某個(gè)時(shí)間作為一種實(shí)用方案出現(xiàn)。1


圖1展示了一個(gè)代表性混合波束賦形架構(gòu),顯示了該架構(gòu)中包含的主要子系統(tǒng)。大多數(shù)混合波束賦形系統(tǒng)都是這一概念的某種變體。從右到左觀察框圖,可以直觀地理解該架構(gòu):空中的波前入射到天線元件,經(jīng)過微波電路到達(dá)數(shù)據(jù)轉(zhuǎn)換器,再進(jìn)行數(shù)字處理后形成最終的數(shù)字波束數(shù)據(jù)。框圖將混合波束賦形架構(gòu)展示為七個(gè)子系統(tǒng)的組合:


1. 天線元件:將空中的微波能量轉(zhuǎn)換為同軸介質(zhì)上的微波信號(hào)。

2. 發(fā)射/接收(T/R)模塊:包含接收低噪聲放大器(LNA)和發(fā)射高功率放大器(HPA),以及用于在發(fā)射和接收之間進(jìn)行選擇的開關(guān)。

3. 模擬波束賦形:將選定數(shù)量的元件組合成一個(gè)模擬子陣列。

4. 微波上/下變頻:如果工作頻率大于數(shù)據(jù)轉(zhuǎn)換器的工作范圍,則使用頻率轉(zhuǎn)換將工作頻率轉(zhuǎn)換為適合數(shù)據(jù)轉(zhuǎn)換器處理的中頻(IF)。

5. 數(shù)據(jù)轉(zhuǎn)換器:將微波頻率轉(zhuǎn)換為數(shù)字。

6. 數(shù)字上/下變頻:隨著高速數(shù)據(jù)轉(zhuǎn)換器的普及,數(shù)據(jù)轉(zhuǎn)換器的速率通常大于處理帶寬所需的速率。使用數(shù)據(jù)轉(zhuǎn)換器集成電路(IC)中嵌入的數(shù)字上/下變頻特性,將同相/正交相位(I/Q)數(shù)據(jù)流降低到與應(yīng)用的處理帶寬相稱的較低速率,可以節(jié)省系統(tǒng)功耗。

7. 數(shù)字波束賦形:最后,將I/Q數(shù)據(jù)流加權(quán)合并,形成最終的數(shù)字波束數(shù)據(jù)。


18.jpg

圖1. 混合波束賦形RF一般框圖


微波工程師在混合波束賦形架構(gòu)中面臨的挑戰(zhàn)之一是隨著系統(tǒng)架構(gòu)的演變進(jìn)行性能預(yù)測(cè)。級(jí)聯(lián)微波分析已被業(yè)界充分理解,相關(guān)文獻(xiàn)非常完備。數(shù)字波束賦形測(cè)量也有文獻(xiàn)記載2,3,4,但實(shí)測(cè)與建模得到的混合波束賦形微波指標(biāo)比較方面的文獻(xiàn)還很有限,缺乏一個(gè)用于外推到更大系統(tǒng)設(shè)計(jì)的基準(zhǔn)。


本文將討論混合波束賦形系統(tǒng)的接收機(jī)動(dòng)態(tài)范圍分析,并比較一個(gè)32元件混合波束賦形測(cè)試平臺(tái)的測(cè)量值和預(yù)測(cè)值。最初開發(fā)的混合波束賦形原型平臺(tái)是為了在一個(gè)代表性架構(gòu)中驗(yàn)證IC設(shè)計(jì),并支持X波段(8 GHz至12 GHz)相控陣架構(gòu)的快速原型設(shè)計(jì)。然而,隨著表征的開始,很明顯需要一種系統(tǒng)性預(yù)測(cè)性能指標(biāo)的方法。我們的目的是記述分析方法以及測(cè)量數(shù)據(jù)的比較,使工程師能夠利用一個(gè)經(jīng)表征的基準(zhǔn)來構(gòu)建類似但更大的系統(tǒng)。


原型硬件


我們開發(fā)了一個(gè)32元件的混合波束賦形原型平臺(tái)5,如圖2所示。詳細(xì)信號(hào)鏈如圖3所示。


19.jpg

圖2. X波段(8 GHz至12 GHz)相控陣原型設(shè)計(jì)和開發(fā)系統(tǒng)


20.jpg

圖3. 原型硬件詳細(xì)框圖


前端由32個(gè)發(fā)射/接收模塊和8個(gè)模擬波束賦形IC (BFIC)組成。兩個(gè)BFIC輸出組合產(chǎn)生四個(gè)8元件子陣列。四個(gè)子陣列連接到一個(gè)4通道微波上/下變頻器。該4通道微波上/下變頻器再連接到一個(gè)包含四個(gè)模數(shù)轉(zhuǎn)換器(ADC)和四個(gè)數(shù)模轉(zhuǎn)換器(DAC)的數(shù)字轉(zhuǎn)換器IC。ADC以4 GSPS采樣,而DAC以12 GSPS采樣。


微波頻率設(shè)置為8 GHz至12 GHz。本振(LO)設(shè)置為具有固定IF(中心頻率為4.5 GHz)的高端LO。在該IF頻率時(shí),ADC在第三奈奎斯特區(qū)進(jìn)行采樣。


利用一個(gè)商用FPGA板進(jìn)行數(shù)據(jù)采集。我們開發(fā)了一個(gè)MATLAB?計(jì)算機(jī)控制界面,以便能夠在真實(shí)硬件中快速表征仿真波形。數(shù)據(jù)分析及后續(xù)處理在MATLAB中進(jìn)行。


模擬子陣列級(jí)聯(lián)分析


除信號(hào)合并點(diǎn)外,所有傳統(tǒng)級(jí)聯(lián)方程均適用于模擬子陣列的級(jí)聯(lián)分析。如果信號(hào)在合并點(diǎn)處的幅度和相位匹配,并且噪聲不相關(guān),那么信號(hào)增益和噪聲增益將不同。因此,需要一種方法來以不同方式跟蹤這些項(xiàng)。


所用方法


圖4說明了所使用的方法。圖4a顯示了信號(hào)增益和噪聲增益分開的點(diǎn)。真正的合并器具有插入損耗項(xiàng)和理論合并項(xiàng)。這可以用圖4b來解釋。最后,如果跟蹤噪聲溫度(如圖4c所示),那么可以在每一級(jí)的輸入和輸出端跟蹤噪聲功率。


1662455455657333.png

圖4. 一種用于模擬相干合并的級(jí)聯(lián)分析方法:分別跟蹤信號(hào)增益和噪聲增益。跟蹤器件噪聲溫度和折合到輸入端的器件噪聲功率提供了一種分別跟蹤這些增益項(xiàng)的方法。


為了計(jì)算任意級(jí)輸出端的噪聲功率,須將器件折合到輸入端的噪聲與輸入噪聲線性相加,然后轉(zhuǎn)換回dBm/Hz并加到器件噪聲增益上。


1662455437933799.png


要根據(jù)器件噪聲系數(shù)計(jì)算折合到輸入端噪聲,須計(jì)算噪聲溫度并轉(zhuǎn)換為折合到輸入端的噪聲功率。


噪聲溫度(Te)可以根據(jù)器件噪聲系數(shù)計(jì)算:


1662455425315505.png


其中T為環(huán)境溫度(單位為K)。


根據(jù)噪聲溫度可以計(jì)算折合到輸入端的器件噪聲:


1662455413565111.png


其中k為玻爾茲曼常數(shù)。


相干合并的直觀描述


信號(hào)與噪聲合并的直觀視圖有助于理解該方法的目的。首先假設(shè)校準(zhǔn)已執(zhí)行,因此所有信號(hào)的幅度和相位都匹配,并且噪聲不相關(guān),但幅度也相等,合并器輸入端的所有通道都是如此。


如果僅使能了部分元件(校準(zhǔn)或各種測(cè)試和調(diào)試配置常常就是這種情況),那么我們還需要一種方法來跟蹤結(jié)果。


信號(hào)和噪聲輸出電平可以計(jì)算如下:


信號(hào)功率 = 輸入功率 + 信號(hào)增益

信號(hào)增益 = 20log(開啟的通道數(shù))- 插入損耗 - 10log(合并器輸入端口數(shù))


噪聲功率 = 輸入噪聲功率 + 噪聲增益

噪聲增益 = 10log(開啟的通道數(shù))- 插入損耗 - 10log(合并器輸入端口數(shù))


注意這種方法的結(jié)果。表1總結(jié)了若干模擬合并器通道數(shù)的信號(hào)增益和噪聲增益,既有每個(gè)輸入都通電和校準(zhǔn)的情況,也有僅一個(gè)輸入通電和校準(zhǔn)而其他端口端接的情況。


表1. 無損合并器的信號(hào)/噪聲增益

1662455397900755.png


級(jí)聯(lián)電子表格


我們使用所描述的方法,創(chuàng)建了圖5所示的級(jí)聯(lián)電子表格,其中包括關(guān)于跟蹤已使能元件數(shù)量的規(guī)定。圖中既顯示了單個(gè)元件使能的情況,也顯示了所有八個(gè)元件使能的情況。


26.jpg

圖5. 級(jí)聯(lián)計(jì)算


在數(shù)據(jù)轉(zhuǎn)換器捕獲數(shù)據(jù)后,對(duì)數(shù)字?jǐn)?shù)據(jù)進(jìn)行快速傅里葉變換(FFT),從而得到測(cè)量結(jié)果,因此結(jié)果中包含數(shù)據(jù)轉(zhuǎn)換器規(guī)格。跟蹤的最終指標(biāo)是ADC指標(biāo),稱為接收機(jī)輸入。為了快速驗(yàn)證測(cè)量結(jié)果,還計(jì)算了給定輸入功率的預(yù)期FFT幅度和交調(diào)產(chǎn)物。


實(shí)測(cè)數(shù)據(jù)


測(cè)試設(shè)備


測(cè)試設(shè)置如圖2和圖3所示。用于提供接收機(jī)輸入、LO、ADC采樣時(shí)鐘和整個(gè)系統(tǒng)參考時(shí)鐘的具體實(shí)驗(yàn)室設(shè)備如表2所示。系統(tǒng)內(nèi)的數(shù)字化儀IC用于捕獲以下結(jié)果中顯示的樣本。


表2. 用作后文中數(shù)據(jù)采集部分的測(cè)試設(shè)備

1662455371887189.png


校準(zhǔn)


對(duì)于所有測(cè)量,在數(shù)據(jù)分析之前都會(huì)進(jìn)行校準(zhǔn)。該系統(tǒng)由32個(gè)天線元件、8個(gè)BFIC和一個(gè)包含4個(gè)ADC的數(shù)字化儀IC組成。每個(gè)數(shù)字化儀IC的ADC信號(hào)鏈都包括數(shù)字下變頻器形式的強(qiáng)化型數(shù)字信號(hào)處理(DSP)模塊,其中的數(shù)字控制振蕩器(NCO)能夠在子陣列級(jí)別將相移應(yīng)用于每個(gè)數(shù)字化通道。因此,8個(gè)天線元件形成本文所定義的單個(gè)子陣列,共享一個(gè)公共ADC和DSP信號(hào)鏈。系統(tǒng)提供的相位和幅度調(diào)整在模擬域通過BFIC實(shí)現(xiàn),在數(shù)字域通過NCO和可編程有限脈沖響應(yīng)(PFIR)模塊實(shí)現(xiàn)。


最初選擇通道1作為所有其他通道對(duì)齊的基線。在模擬域內(nèi),BFIC可變?cè)鲆娣糯笃?VGA)用于對(duì)齊整個(gè)陣列的幅度,而BFIC移相器(PS)用于對(duì)齊子陣列內(nèi)的相位。在數(shù)字域內(nèi),使用NCO相位偏移對(duì)齊每個(gè)子陣列的相位。


校準(zhǔn)開始于一次使能每個(gè)子陣列的一個(gè)模擬通道(例如,通道1、通道3、通道17和通道19,如圖6右側(cè)所示),因此總共四個(gè)信號(hào)同時(shí)被數(shù)字化儀IC上的四個(gè)ADC數(shù)字化。這樣可以計(jì)算與每個(gè)子陣列之間的相位誤差直接相關(guān)的每個(gè)子陣列通道的相對(duì)相位偏移誤差。計(jì)算出所有三個(gè)通道相對(duì)于基準(zhǔn)通道1的相位偏移誤差后,應(yīng)用所計(jì)算的NCO相位偏移,并基于每個(gè)通道補(bǔ)償此相位誤差,以使所有子陣列在相位上對(duì)齊。


28.jpg

圖6. 校準(zhǔn)利用了模擬相位控制和數(shù)字相位控制旋鈕


然后禁用子陣列2、3、4中的三個(gè)原始通道,并使能子陣列2、3、4中的另外三個(gè)通道。相對(duì)于子陣列1上的基線通道1同時(shí)捕獲所有四個(gè)通道,可以計(jì)算這三個(gè)新通道的相位誤差。一旦計(jì)算出這些相位誤差,就可以使用BFIC移相器補(bǔ)償此相位誤差。重復(fù)該過程,直到所有通道在模擬和數(shù)字域中都相位對(duì)齊。為了對(duì)齊子陣列1中的每個(gè)通道,子陣列2中相位對(duì)齊的通道3用作比較點(diǎn),因?yàn)樗谛?zhǔn)序列的第一步之前已經(jīng)相位對(duì)齊。結(jié)果是模擬相位調(diào)整補(bǔ)償子陣列內(nèi)的相位誤差,而NCO相位偏移補(bǔ)償跨子陣列的相位誤差。


FFT


所有性能測(cè)量均基于連續(xù)波(CW)數(shù)據(jù)捕獲的FFT進(jìn)行評(píng)估。信號(hào)發(fā)生器設(shè)置為相干頻率,并且在FFT中不應(yīng)用加權(quán)。圖7顯示了單音測(cè)量的代表性FFT。


29.jpg

圖7. 單音FFT,RF輸入為~10 GHz、–50 dBm,LO = 14.5 GHz、5 dBm,ADC速率為4 GSPS,粗NCO = 550 MHz,DDC:16倍、250 MSPS I/Q數(shù)據(jù)速率,F(xiàn)FT樣本數(shù)為4096


從左到右的曲線分別對(duì)應(yīng)如下情況:使能單個(gè)元件,子陣列中的所有八個(gè)元件,以及四個(gè)子陣列數(shù)字合并。從這些FFT可以觀察混合波束賦形對(duì)接收機(jī)動(dòng)態(tài)范圍的影響。


●   當(dāng)子陣列中啟用N個(gè)元件時(shí),信號(hào)功率增加20logN。噪聲功率也會(huì)增加,整體SNR會(huì)提高。

●   當(dāng)子陣列以數(shù)字方式合并時(shí),數(shù)據(jù)有所增長(zhǎng)?;陬~外位執(zhí)行FFT會(huì)導(dǎo)致相對(duì)于滿量程的信號(hào)電平保持不變,但相對(duì)于滿量程的噪聲降低。

●   許多元件上的雜散內(nèi)容的幅度在子陣列級(jí)別上會(huì)增加,但子陣列之間不相關(guān),雜散內(nèi)容在全陣列級(jí)別上降低到噪聲中。


圖8顯示了雙音測(cè)量的代表性FFT。從左到右的曲線分別對(duì)應(yīng)如下情況:使能單個(gè)元件,子陣列中的所有八個(gè)元件,以及四個(gè)子陣列數(shù)字合并。FFT跨度減小以實(shí)現(xiàn)交調(diào)產(chǎn)物的可視化。


30.jpg

圖8. 雙音FFT,RF輸入:~10 GHz、–50 dBm,LO = 14.5 GHz、5 dBm,ADC速率為4 GSPS,粗NCO = 550 MHz,DDC:16倍、250 MSPS I/Q數(shù)據(jù)速率,F(xiàn)FT樣本數(shù)為4096,曲線放大至±10 MHz。


交調(diào)產(chǎn)物隨使能的元件數(shù)量增加而增加。這是因?yàn)楹喜⑵髦蟮碾娐返墓β矢?,因此交調(diào)產(chǎn)物也更高。然而,當(dāng)模擬子陣列以數(shù)字方式合并時(shí),雙音信號(hào)和交調(diào)產(chǎn)物的幅度均接近平均值。


在此測(cè)試配置的情況下,觀察到主載波邊緣外的相位噪聲相關(guān)。在該配置中,所有通道都有一個(gè)公共LO、一個(gè)公共RF輸入和一個(gè)公共電源。實(shí)際上,對(duì)于大型陣列,應(yīng)該避免這種情況。有關(guān)跟蹤陣列中相關(guān)噪聲與不相關(guān)噪聲的進(jìn)一步討論,請(qǐng)參見文章:“基于經(jīng)驗(yàn)的多通道相位噪聲模型在16通道演示器中的驗(yàn)證”,“相控陣用分布式直接采樣S波段接收機(jī)測(cè)量總結(jié)”,以及“帶有分布式鎖相環(huán)的相控陣的系統(tǒng)級(jí) LO相位噪聲模型”。


性能測(cè)量


圖9全面總結(jié)了接收機(jī)性能測(cè)量。


圖9a是不同頻率的FFT相對(duì)于滿量程的幅度。使用此數(shù)據(jù)和輸入功率,可以計(jì)算接收機(jī)滿量程電平,如圖9b所示。


圖9c是在FFT處理中計(jì)算的噪聲譜密度(NSD),單位為dBFS/Hz。載波周圍的幾個(gè)FFT頻帶被移除,因此噪聲代表白噪聲,不受測(cè)試配置的相位噪聲影響。


基于圖9a和圖9c可以計(jì)算信噪比(SNR),如圖9d所示。觀察到兩種效應(yīng)。第一,在子陣列級(jí)別,SNR增幅略高于10logN。這是因?yàn)楹喜⒑蟮脑肼暪β矢撸喜⑵髦笃骷脑肼曄禂?shù)影響較小。第二,當(dāng)子陣列以數(shù)字方式合并時(shí),SNR增幅為10logN。


圖9e顯示了單個(gè)元件、子陣列和全數(shù)字化陣列的無雜散動(dòng)態(tài)范圍(SFDR)。隨著更多元件加入陣列,我們看到性能持續(xù)改進(jìn),這表明測(cè)試配置中的所有雜散都是不相關(guān)的。


圖9f顯示了輸入三階交調(diào)截點(diǎn)(IIP3)。此結(jié)果直觀地來自雙音FFT。由于交調(diào)產(chǎn)物增多,子陣列IIP3較低。陣列級(jí)IIP3接近子陣列級(jí)的平均值。


請(qǐng)注意,對(duì)于所有這些測(cè)量,數(shù)據(jù)都非常接近級(jí)聯(lián)分析中的建模值。除圖9d和9e之外的圖形都包含建模值。圖9d和9e是間接確定的,未在電子表格中明確定義,故不包含建模值。


31.jpg

圖9. 接收機(jī)性能測(cè)量


觀察結(jié)果總結(jié)


從所有信號(hào)在相位和幅度上對(duì)齊的假設(shè)開始,測(cè)量結(jié)果與預(yù)測(cè)非常吻合。級(jí)聯(lián)分析要求在模擬合并器處分離信號(hào)增益和噪聲增益。基于噪聲輸入和器件折合到輸入端的噪聲跟蹤噪聲功率是一種有效的方法。


在子陣列級(jí)別,當(dāng)開啟通道時(shí):


●   SNR改善幅度略大于10logN。


   ○ 信號(hào)增加20logN。

   ○ 噪聲增加略小于10logN。


    33.png模擬合并器之后的噪聲功率較大。

    33.png模擬合并器之后器件的NF影響較小。


●   模擬合并器之后器件的信號(hào)較大,因此當(dāng)信號(hào)合并時(shí),IIP3會(huì)降低。

●   雜散一般在模擬子陣列內(nèi)部相關(guān)。這是因?yàn)樾盘?hào)源在模擬合并器之后,無論微波通道使能與否,都會(huì)測(cè)量到相同的雜散。


當(dāng)子陣列以數(shù)字方式合并時(shí):


●   信噪比提高10logN


   ○ 信號(hào)功率保持不變

   ○ 噪聲功率(單位為dBFS/Hz)降低


●   IIP3接近平均值

●   觀察到的雜散在不同數(shù)字通道之間是不相關(guān)的。


相關(guān)的相位噪聲項(xiàng)值得注意。在此測(cè)試配置中觀察到相關(guān)的相位噪聲。這可以通過圖8中的近載波噪聲看出,其中頻率軸被放大到足夠大以顯示該效應(yīng)。使用來自測(cè)試設(shè)備的公共微波輸入和LO輸入。這意味著微波信號(hào)和LO相位噪聲是相關(guān)的。共享電源也可能導(dǎo)致相關(guān)貢獻(xiàn),電壓在此測(cè)試配置中共享。在該測(cè)試配置中,我們?cè)诮邮諜C(jī)測(cè)試期間沒有調(diào)試相關(guān)相位噪聲的主要來源。但是,我們已注意到這一點(diǎn),它將是該硬件的一個(gè)未來研究領(lǐng)域。


致謝


作者要感謝ADI公司的許多工程師,是他們讓這項(xiàng)工作成為可能,其中有IC設(shè)計(jì)師、電路板設(shè)計(jì)師、軟件開發(fā)人員和組裝原型硬件的技術(shù)人員。我們還要感謝以應(yīng)用為導(dǎo)向的管理人員,他們對(duì)測(cè)試平臺(tái)的價(jià)值展示出了遠(yuǎn)見,耐心等待測(cè)試平臺(tái)變?yōu)楝F(xiàn)實(shí)。我們的描述記錄了接收機(jī)測(cè)試結(jié)果,但如果沒有其他許多人的工作,就不可能有這些描述。


參考電路


1 Prabir Saha. “多波束相控陣接收機(jī) 混合波束賦形功耗優(yōu)勢(shì)的定量分析” 。ADI公司,2022年4月。


2 Peter Delos和Mike Jones。 “基于經(jīng)驗(yàn)的多通道相位噪聲模型在16 通道演示器中的驗(yàn)證”。ADI公司,2021年11月。


3 Peter Delos、Mike Jones和Hal Owens。 “相控陣用分布式 直接采樣 S波段接收機(jī)測(cè)量總結(jié)” 。ADI公司,2022年1月。


4 Peter Delos。“帶有分布式鎖相環(huán)的相控陣的系統(tǒng)級(jí)LO相位噪 聲模型” 。ADI公司,2018年11月。


5 X/Ku波段波束賦形開發(fā)者平臺(tái)。ADI公司。


Peter Delos和Mike Jones。 “使用商用收發(fā)器的數(shù)字陣列:噪聲、雜散和線性測(cè)量”。IEEE相控陣大會(huì),2019年10月。


Delos, Peter,“寬帶接收機(jī)架構(gòu)方案綜述” 。ADI公司,2017年2月。


致謝


作者要感謝ADI公司的許多工程師,是他們讓這項(xiàng)工作成為可能,其中有IC設(shè)計(jì)師、電路板設(shè)計(jì)師、軟件開發(fā)人員和組裝原型硬件的技術(shù)人員。我們還要感謝以應(yīng)用為導(dǎo)向的管理人員,他們對(duì)測(cè)試平臺(tái)的價(jià)值展示出了遠(yuǎn)見,耐心等待測(cè)試平臺(tái)變?yōu)楝F(xiàn)實(shí)。我們的描述記錄了接收機(jī)測(cè)試結(jié)果,但如果沒有其他許多人的工作,就不可能有這些描述。


來源:ADI

作者:Peter Delos, Sam Ringwood, 和 Michael Jones



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:


器件封裝是高效散熱管理的關(guān)鍵

電源設(shè)計(jì)器件布局和布線要點(diǎn)

如何設(shè)計(jì)最安全的CAN總線拓?fù)洌?/a>

在電機(jī)旋轉(zhuǎn)的世界里,如何探索出一種更優(yōu)雅的運(yùn)動(dòng)姿勢(shì)?

整流電容濾波負(fù)載實(shí)例

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉