由于地平面電流可能由多個源產(chǎn)生，感應噪聲可能高過模電的靈敏度或數(shù)電的抗擾度。

 

解決辦法：

①模擬與數(shù)字電路應有各自的回路，最后單點接地；

②電源線與回線越寬越好；

③縮短印制線長度；

④電源分配系統(tǒng)去耦。

4、減小環(huán)路面積及兩環(huán)路的交鏈面積。

5、一個重要思想是：PCB 上的 EMC 主要取決于直流電源線的 Z

 

 

 

No.2 布局

下面是電路板布局準則：

 

 

1、 晶振盡可能靠近處理器

2、 模擬電路與數(shù)字電路占不同的區(qū)域

3、 高頻放在 PCB 板的邊緣，并逐層排列

4、 用地填充空著的區(qū)域

 

No.3 布線 

1、電源線與回線盡可能靠近，最好的方法各走一面。

2、為模擬電路提供一條零伏回線，信號線與回程線小與 5：1。

3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。

4、手工時鐘布線，遠離 I/O 電路，可考慮加專用信號回程線。

5、關鍵線路如復位線等接近地回線。

6、為使串擾減至最小，采用雙面＃字型布線。

7、高速線避免走直角。

8、強弱信號線分開。

 

No.4 屏蔽

1、屏蔽 > 模型：

 

屏蔽效能 SE(dB)＝反射損耗 R(dB)＋吸收損耗 A(dB)

 

 

 

高頻射頻屏蔽的關鍵是反射，吸收是低頻磁場屏蔽的關鍵機理。

 

2、工作頻率低于 1MHz 時，噪聲一般由電場或磁場引起，(磁場引起時干擾，一般在幾百赫茲以內(nèi))，1MHz 以上，考慮電磁干擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC 模塊等。更大的涉及單板間、子架、機架的屏蔽。

 

3、 靜電屏蔽不要求屏蔽體是封閉的，只要求高電導率材料和接地兩點。電磁屏蔽不要求接地，但要求感應電流在上有通路，故必須閉合。磁屏蔽要求高磁導率的材料做 封閉的屏蔽體，為了讓渦流產(chǎn)生的磁通和干擾產(chǎn)生的磁通相消達到吸收的目的，對材料有厚度的要求。高頻情況下，三者可以統(tǒng)一，即用高電導率材料(如銅)封閉并接地。

 

4、對低頻，高電導率的材料吸收衰減少，對磁場屏蔽效果不好，需采用高磁導率的材料(如鍍鋅鐵)。

 

5、磁場屏蔽還取決于厚度、幾何形狀、孔洞的最大線性尺寸。

 

6、磁耦合感應的噪聲電壓 UN＝jwB.A.coso＝jwM.I1，(A 為電路 2 閉合環(huán)路時面積；B 為磁通密度；M 為互感；I1 為干擾電路的電流。降低噪聲電壓，有兩個途徑，對接收電路而言，B、A 和 COS0 必須減?。粚Ω蓴_源而言，M 和 I1 必須減小。雙絞線是個很好例子。它大大減小電路的環(huán)路面積，并同時在絞合的另一根芯線上產(chǎn)生相反的電動勢。

 

7、防止電磁泄露的經(jīng)驗公式：縫隙尺寸<λmin/20。好的電纜屏蔽層覆視率應為 70％以上。

 

No.5 接地

1、300KHz 以下一般單點接地，以上多點接地，混合接地頻率范圍 50KHz～10MHz。另一種分法是：< 0.05λ單點接地；< 0.05λ多點接地。

 

2、好的接地方式：樹形接地

 

 

 

3、信號電路屏蔽罩的接地。

 

 

 

接地點選在放大器等輸出端的地線上。

 

4、對電纜屏蔽層，L< 0.15λ時，一般均在輸出端單點接地。L<0.15λ時，則采用多點接地，一般屏蔽層按 0.05λ或 0.1λ間隔接地?；旌辖拥貢r，一端屏蔽層接地，一端通過電容接地。

 

5、對于射頻電路接地，要求接地線盡量要短或者根本不用接線而實現(xiàn)接地。最好的接地線是扁平銅編織帶。當?shù)鼐€長度是λ/4 波長的奇數(shù)倍時，阻抗會很高，同時相當λ/4 天線，向外輻射干擾信號。

 

6、單板內(nèi)數(shù)字地、模擬地有多個，只允許提供一個共地點。

 

7、接地還包括當用導線作電源回線、搭接等內(nèi)容。

 

No.6 濾波

1、選擇 EMI 信號濾波器濾除導線上工作不需要的高頻干擾成份，解決高頻電磁輻射與接收干擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型、L 型、π型。π型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。

 

一個典型信號的頻譜：

 

 

 

2、選擇交直流電源濾波器抑制內(nèi)外電源線上的傳導和輻射干擾，既防止 EMI 進入電網(wǎng)，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)干擾在頻率 < 1mhz 時占主導地位。cm 在> 1MHz 時，占主導地位。

 

3、使用鐵氧體磁珠安裝在元件的引線上，用作高頻電路的去耦，濾波以及寄生振蕩的抑制。

 

4、盡可能對芯片的電源去耦(1-100nF)，對進入板極的直流電源及穩(wěn)壓器和 DC/DC 轉換器的輸出進行濾波(uF)。

 

 

 

注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以采取四芯電容。電容的選取是非常講究的問題，也是單板 EMC 控制的手段。

 

No.7 其它

單板的干擾抑制涉及的面很廣，從傳輸線的阻抗匹配到元器件的 EMC 控制，從生產(chǎn)工藝到扎線方法，從編碼技術到軟件抗干擾等。一個機器的孕育及誕生實際上是 EMC 工程。最主要需要工程師們設計中注入 EMC 意識  在實驗測試過程中，我們常遇到這樣的情況：雖然設計工程師在設備電源線上接了電源濾波器，但是該設備還是不能通過"傳導騷擾電壓發(fā)射"測試，工程師懷疑濾波器的濾波效果不好，不斷更換濾波器，仍不能得到理想的效果。

 

兩個方面分析設備超標的原因

1）設備產(chǎn)生的騷擾太強；

2）設備的濾波不足。

 

對于第一種情況，我們可以通過在騷擾源處采取措施，降低騷擾的強度，或者增加電源濾波器的階數(shù)，提高濾波器對騷擾的抑制能力來解決。對于第二種情況，除了濾波器自身性能不好以外，濾波器的安裝方式對它的性能影響很大。這一點往往是被設計工程師忽視的。在很多測試中，我們通過更改濾波器的安裝方式就能使設備順利通過測試。

 

下面是一些常見的濾波器錯誤安裝方式對濾波器性能影響的實例。

 

1. 輸入線太長

許多設備的電源線進入機箱后，經(jīng)過很長的導線才接到濾波器的輸入端。例如，電源線從機箱后面板輸入，走行到前面板的電源開關，又回到后面板接到濾波器?；蛘邽V波器的安裝位置距離電源線入口較遠，造成引線太長。如圖 1 所示。

 

圖 1 電源線過長示意圖

 

由于電源入口到濾波器輸入端的引線過長，設備產(chǎn)生的電磁騷擾通過電容性或電感性耦合，重新耦合到電源線上，而且騷擾信號的頻率越高，耦合越強，造成實驗失敗。

 

2. 濾波器輸入輸出線平行走線

有的工程師為了使機箱內(nèi)部的走線美觀，常常把線纜捆扎在一起，這對電源線是不允許的。如果把電源濾波器的輸入輸出線平行走線或捆扎在一起，由于平行傳輸線之間存在分布電容，這種走線方式相當于在濾波器的輸入輸出線之間并接了一個電容，為騷擾信號提供了一條繞過濾波器的路徑，導致濾波器的性能大幅下降，頻率很高時甚至失效（如圖 2 所示）。等效電容的大小與導線距離成反比，與平行走線的長度成正比。等效電容越大，對濾波器性能的影響越大。

 

 

圖 2 平行走線對濾波器的影響

 

3 濾波器接地不好，濾波器的殼體沒有和金

屬機箱良好搭接這種情況也比較普遍。許多工程師安裝濾波器時，濾波器的殼體和機箱之間搭接不良（有絕緣漆）；同時，使用的接地線較長，這將導致濾波器的高頻特性變壞，降低濾波性能。由于接地線較長，在高頻時導線的分布電感不能忽視，如果濾波器搭接良好，干擾信號可以通過殼體直接接地。如果濾波器的殼體和機箱之間搭接不良，相當于濾波器的殼體（地）與機箱之間存在一個分布電容，這將導致濾波器高頻時接地阻抗較大，尤其在分布電感和分布電容諧振的頻率附近，接地阻抗趨于無窮。濾波器接地不良對濾波器性能的影響如圖 3 所示。

 

從圖 3 中可以看到，由于濾波器接地不良，接地阻抗較大，有一部分騷擾信號能通過濾波器。為了解決搭接不良，應把機箱上的絕緣漆刮掉，保證濾波器殼體和機箱有良好的電氣連接。

 

圖 3 濾波器接地不良對濾波器性能的影響

 

4 理想的安裝電源濾波器的例子（僅供參考）

 

圖 4 電源濾波器安裝示例

 

在這種安裝方式下，濾波器的殼體和機殼接觸良好，堵住電源線在機箱上的開口，提高了機箱的屏蔽性能；另外，濾波器的輸入輸出線之間有機箱屏蔽相隔離，消除了輸入輸出線之間的騷擾耦合，保證濾波器的濾波性能。

 

濾波器的安裝方式直接影響了濾波器的濾波效果，為了充分發(fā)揮濾波器的性能，在安裝濾波器時應遵循以下原則：

 

5. 安裝濾波器五點原則

1）在電源入口處就近安裝，最好用濾波器殼體蓋住機箱上的電源線入口孔；

2）接地線越短越好；

3）濾波器殼體與機箱良好搭接；

4）濾波器輸入輸出線分開，不能并行或交叉；

5）避免濾波器附近有強干擾源。

 

6. 結論

本文主要介紹了電磁脈沖傳感器在強場強下的校準方法，被測裝置采用模擬量光纖傳輸系統(tǒng)傳輸脈沖信號，具有噪聲低，非線性失真小，動態(tài)范圍大的特點。通過測量獲得了對傳感系統(tǒng)的峰值響應靈敏度，一組實驗室間的比對顯示，這一校準方法具有較好的一致性。