簡介

您有沒有檢查過網(wǎng)絡上有多少條關于“ADC緩沖器設計”的內(nèi)容？答案是超過400萬條，在如此多的參考文獻中很難找到我們需要的內(nèi)容。對于大多數(shù)模擬和混合信號數(shù)據(jù)采集系統(tǒng)設計工程師來說，這可能不是很意外，因為設計無緩沖模數(shù)轉(zhuǎn)換器(ADC)的外部前端需要有耐心和大量建議。它常常被視為一種藝術(shù)形式，是經(jīng)過多年摸索掌握其竅門的古怪大師的保留地。對于沒有經(jīng)驗的人來說，這是一個令人沮喪的反復嘗試過程。大多數(shù)時候，由于相互關聯(lián)的規(guī)格要求很多，迫使設計人員不得不進行很多權(quán)衡（和評估）才能達到最佳效果。

 

挑戰(zhàn)

放大器級的設計由兩個彼此相關的不同級組成，因此問題變得難以在數(shù)學上建模，特別是因為有非線性因素與這兩級相關。第一步是選擇用來緩沖傳感器輸出并驅(qū)動ADC輸入的放大器。第二步是設計一個低通濾波器以降低輸入帶寬，從而最大限度地減少帶外噪聲。

 

理想的放大器是提供剛剛好的帶寬以正確緩沖傳感器或變送器產(chǎn)生的信號，而不會增加額外噪聲，并且功耗為零，但實際放大器與此相距甚遠。在大多數(shù)情況下，放大器規(guī)格將決定整體系統(tǒng)性能，尤其是在噪聲、失真和功耗方面。為了更好地弄清楚問題，第一步是了解離散時間ADC的工作原理。

 

離散時間ADC獲得連續(xù)時間模擬信號的樣本，然后將其轉(zhuǎn)換為數(shù)字碼。當信號被采樣時，根據(jù)模擬轉(zhuǎn)換器的類型，同一固有問題有兩種不同的情況。

 

SAR ADC集成一個采樣保持器，其基本上由一個開關和一個電容組成，作用是保持模擬信號直到轉(zhuǎn)換完成，如圖1所示。

 

圖1.采樣保持電路圖

 

離散時間Σ-Δ ADC或過采樣轉(zhuǎn)換器實現(xiàn)了類似的輸入級，即具有一定內(nèi)部電容的輸入開關。Σ-Δ ADC的采樣機制略有不同，但采樣輸入架構(gòu)類似，使用開關和電容來保持模擬輸入信號的副本。

 

在這兩種情況下，開關都是用CMOS工藝實現(xiàn)，閉合時電阻為非零值，通常為幾歐姆。此串聯(lián)電阻與采樣電容（pF級）的組合，意味著ADC輸入帶寬常常非常大，在許多情況下要遠大于ADC采樣頻率。

 

帶寬問題

對轉(zhuǎn)換器來說，輸入信號帶寬是一個問題。在采樣理論中，我們知道高于奈奎斯特頻率（ADC采樣頻率的一半）的頻率信號應被移除，否則這些頻率信號將在目標頻帶中產(chǎn)生鏡像或混疊。通常，噪聲頻譜中有相當一部分功率存在于ADC奈奎斯特頻率以上的頻帶中。如果不處理這種噪聲，它將混疊到奈奎斯特頻率以下，增加本底噪聲（如圖2所示），使系統(tǒng)的動態(tài)范圍明顯降低。

 

圖2.奈奎斯特折疊鏡像

 

ADC輸入信號帶寬，以及緩沖器輸出帶寬，是第一個要解決的問題。為確保噪聲不會向下混疊，必須限制ADC輸入信號的帶寬。這不是一個小問題。

 

通常，放大器的選擇是基于大信號帶寬（即壓擺率）和增益帶寬積的規(guī)格，以便應對輸入信號的極端情況，這決定了ADC可以跟蹤的最快變化的信號。

 

然而，放大器的有效噪聲帶寬等于小信號帶寬（通常針對小于10 mV p-p的信號而考慮），這常常比大信號帶寬高出至少四到五倍。

 

換句話說，如果大信號規(guī)格是針對500 kHz而選擇，那么小信號帶寬很容易就能達到2 MHz或3 MHz，這可能會導致ADC采集到大量噪聲。因此，在將模擬信號輸入ADC之前，應在外部限制小信號帶寬，否則測得的噪聲將是ADC數(shù)據(jù)手冊規(guī)格的三到四倍。

 

圖3.同相放大器配置

 

表1.放大器折合到輸出端的噪聲，RTO

 

 

記住，放大器產(chǎn)生的熱噪聲取決于放大器增益和總系統(tǒng)帶寬。電路示例如圖3所示，噪聲源總結(jié)在表1中，其中：

 

T為溫度（單位為K），

 

k為玻爾茲曼常數(shù)(1.38 × 10−23 J/K)，

 

電阻值單位為Ω，

 

BW指小信號帶寬。

 

以上公式表明，在ADC輸入引腳之前增加一個具有足夠衰減性能的低通濾波器以使采樣噪聲最小是很重要的，因為噪聲與帶寬的平方根成比例。通常，采用分立電阻和電容實現(xiàn)截止頻率足夠低的一階低通濾波器可消除大部分寬帶噪聲。一階低通濾波器還有一個額外的好處，即降低目標頻帶之外的任何其他較大信號的幅度，防止其被ADC采樣而可能產(chǎn)生混疊。

 

但是，這還沒完。ADC內(nèi)部開關電阻和電容定義了模擬輸入帶寬，但由于輸入信號的變化，會產(chǎn)生時域充放電循環(huán)。每次開關（連接到采樣ADC電容的外部電路）閉合時，內(nèi)部電容電壓可能與先前儲存在采樣電容上的電壓不同。

 

何為反沖問題？

下面是一個經(jīng)典的模擬問題：“若有兩個并聯(lián)電容連接到一個開關，開關斷開時，一個電容儲存了一些能量，那么當開關閉合時，兩個電容會發(fā)生什么？”

 

答案取決于充電電容儲存的能量和電容之間的比率。例如，如果兩個電容具有相同的值，則能量將在它們之間均分，電容端子間測得的電壓將減半，如圖4所示。

 

圖4.充電（左）和未充電（右）的電容

 

這就是反沖問題。

 

一些ADC會執(zhí)行內(nèi)部校準以補償內(nèi)部誤差，這稱為自穩(wěn)零校準。這些程序會使采樣電容電壓接近供電軌或另一電壓，例如基準電壓的一半。

 

這意味著放大器緩沖的外部信號和采樣電容（其必須保存模擬值以便獲取新樣本）常常不是處于相同的電位（電壓）。因此，采樣電容必須充電或放電，以使其與緩沖器輸出具有相同的電位。此過程所需的能量將來自外部電容（低通RC濾波器中的電容）和外部緩沖器。這種電荷再分配和電壓的建立將需要一定的時間，在此期間電路中各點處的電壓將受到干擾，如圖1所示。再分配的電荷量可能很大，相當于電流流入或流出放大器并流入電容。

 

結(jié)果是放大器應當能夠在非常有限的時間內(nèi)對低通濾波器的外部電容和ADC的采樣電容進行充電/放電，低通濾波電阻則會用作限流器。

 

更具體地說，放大器應當能夠在給定誤差范圍內(nèi)從采樣電容和外部源對電容充電/放電。外部低通濾波器的截止頻率應該比目標頻帶略高一點，由濾波器的時間常數(shù)、ADC的位數(shù)以及樣本之間的最差情況轉(zhuǎn)換（即我們應當能夠準確測量的最差輸入階躍）來定義。

 

如何解決反沖問題？

解決該問題的較簡單方法是選擇具有足夠壓擺率、帶寬增益積、開環(huán)增益和CMRR的放大器，并將您在市場上能夠找到的最大電容放在輸出端，而電阻足夠小，以滿足低通濾波器帶寬要求。

 

由于電容非常大，反沖問題將可以忽略不計，帶寬受低通濾波器限制，所以問題得以解決，對嗎？

 

很遺憾，上面的解決方案不會奏效，但如果您很好奇，想嘗試上述解決方案，那么您會發(fā)現(xiàn)兩點：電容將像煉乳容器那么大，放大器不喜歡輸出端有虛部阻抗。

 

放大器的性能取決于放大器看到的虛部阻抗。在這種情況下，低通濾波器的缺點是THD和建立時間性能降低。建立時間的增加將導致放大器無法對電容充電，使得ADC采樣的電壓不是正確的最終電壓。這將加劇ADC輸出的非線性。

 

為了更好地闡述上面的觀點，圖5顯示了放大器驅(qū)動不同阻性負載的性能差異。圖6顯示了容性負載引起的小信號過沖，這會影響建立時間和線性度。

 

圖5.AD4896-2 THD性能與負載的關系

 

圖6.ADA4896-2的小信號傳輸響應與負載的關系

 

為了最大限度地解決這個問題，放大器輸出應通過低通濾波器的串聯(lián)電阻與外部電容隔離。

 

電阻應足夠大，以保證緩沖器不會看到虛部阻抗，但又足夠小，以滿足所需的輸入系統(tǒng)帶寬，并使緩沖器流出的電流在電阻上引起的IR壓降最?。ǚ糯笃骺赡軣o法足夠快地使這種電壓降穩(wěn)定下來）。同時，電阻應支持外部電容減小到足夠小的值，以最小化反沖而不影響建立時間。

 

您可以在這里找到更多信息。

 

幸運的是，有一些工具可以讓我們預測ADC、放大器和濾波器的組合性能，比如說精密ADC驅(qū)動器工具。

 

此工具可以對反沖、噪聲和失真性能進行仿真，如圖7所示。

 

圖7.精密ADC驅(qū)動器工具的各種仿真 

 

低通濾波器的經(jīng)驗法則

通常，一階低通濾波器出現(xiàn)在許多建議中，但為什么沒有人使用更高階濾波器？除非應用明確要求消除輸入信號中較大的帶外干擾或諧波，否則增加濾波器階數(shù)將給系統(tǒng)帶來額外的復雜性。一般來說，折衷方案是讓小信號帶寬略高于需求，這會影響噪聲，但好處是能夠輕松驅(qū)動ADC輸入級，并能降低功耗和成本。

 

減輕負擔

我們之前提到，放大器不喜歡虛部阻抗和/或提供大電流，但這不可避免，因為虛部阻抗是電容帶來的，而電容能解決反沖問題。

 

改善這種情況的唯一辦法是減少反沖。這種解決方案已被最新的ADI轉(zhuǎn)換器采用，例如AD7768和AD4000。

 

由于轉(zhuǎn)換器架構(gòu)不同，每種器件采用的解決方案也不同。AD4000 SAR ADC可在低于模擬輸入范圍的電源下工作。采用的解決方案稱為高阻模式，僅適用于100 kHz以下的采樣頻率。

 

在AD7768中，電源等于或高于模擬輸入范圍。AD7768采用的解決方案稱為預充電緩沖器，與高阻模式相反，其工作頻率最高可達ADC最大采樣頻率。

 

兩種解決方案均基于相同的工作原理，驅(qū)動ADC的主要困難是電容電荷再分配。換句話說，當內(nèi)部開關重新連接采樣電容時，輸入緩沖器和低通濾波器看到的電壓降越低，電壓反沖就越小，ADC輸入電流相應減小。因此，驅(qū)動ADC就越容易，建立時間也越短。濾波器電阻上的壓降降低，故交流性能得到提升。

 

圖8顯示了預充電緩沖器和高阻模式使能與禁用情況對輸入電流的影響。

 

圖8.輸入電流

 

輸入電流越高，放大器帶寬也應越高（即越快）。因此，輸入低通濾波器帶寬應該越高，這會影響噪聲。

 

例如，對于以1 MSPS采樣的1 kHz輸入信號，使用SINAD來評估性能。在不同的濾波器截止頻率下，我們得到如圖9所示的結(jié)果。

 

圖9.使用和不使用高阻模式兩種情況下AD4003 SINAD與輸入帶寬的關系

 

上圖顯示，相比于完全相同的配置但高阻模式關閉，低輸入電流（高阻模式開啟）降低了濾波器截止頻率要求和濾波器電阻的IR壓降，提升了ADC性能。

 

從圖9可以觀察到，通過提高輸入濾波器截止頻率，外部放大器可以更快地對采樣電容充電/放電，但代價是噪聲會提高。例如，在高阻模式開啟時，500 kHz時的采樣噪聲小于1.3 MHz時的采樣噪聲。因此，SINAD在500 kHZ輸入帶寬時更好。此外，低通濾波器所需的電容會減小，有助于提高放大器驅(qū)動器的性能。

 

電路設計優(yōu)勢

 

ADI公司最新ADC中實現(xiàn)的這些更易于驅(qū)動或減輕負擔的特性，對整個信號鏈都有一些重大影響。ADC設計人員將一些驅(qū)動問題引入ADC芯片本身的關鍵優(yōu)勢，在于該解決方案可以設計為盡可能高效地滿足ADC的信號要求，從而解決一些問題，包括輸入帶寬和放大器穩(wěn)定性。

 

減小流入ADC輸入端的電流，從而減少反沖，意味著放大器要處理的電壓階躍較低，但仍然具有與標準開關電容輸入相同的完整采樣周期。

 

減小給定時間內(nèi)要建立的階躍電壓，與使用較長時間來建立較大階躍意義相同。凈效應是放大器現(xiàn)在不需要如此寬的帶寬來將輸入充分建立到同一最終值。帶寬減小通常意味著放大器功耗更低。

 

看待這種情況還有一種方式：想象一下，通常認為沒有足夠帶寬來使給定ADC輸入建立的放大器，現(xiàn)在能夠在使能預充電緩沖器的情況下實現(xiàn)充分建立。

 

ADI應用筆記AN-1384介紹了一系列放大器在三種功耗模式下與AD7768配合使用時可實現(xiàn)的性能。此文檔介紹的放大器之一是ADA4500-2，當不使用預充電緩沖器時，它難以在中功率模式下使AD7768的輸入建立(THD > -96 dB)。但是，當使能預充電緩沖器時，性能顯著提升到優(yōu)于-110 dB THD。

 

ADA4500-2是一款10 MHz帶寬放大器，在給定模式下使AD7768建立所需的帶寬約為12 MHz，我們看到，易驅(qū)動特性現(xiàn)在支持使用這種較低帶寬放大器。因此，這些特性不僅使得前端緩沖電路的設計更加容易，而且還允許更自由地選擇元器件以保持在系統(tǒng)功耗或熱限值范圍內(nèi)。

 

流入ADC模擬輸入引腳的電流減小的第二個優(yōu)點，是現(xiàn)在流過串聯(lián)電阻（其用作輸入RC網(wǎng)絡的一部分）的電流減小。

 

對于傳統(tǒng)ADC輸入，相對較大的電流意味著只能使用小值電阻，否則會在該電阻上產(chǎn)生很大電壓降。這里的大壓降可能導致ADC轉(zhuǎn)換結(jié)果中出現(xiàn)增益誤差或線性誤差。

 

然而，使用較小電阻值也有挑戰(zhàn)。使用較小電阻實現(xiàn)相同的RC帶寬意味著要使用更大電容。但是，這種

 

使用易驅(qū)動特性時遇到的電流減小情況，意味著可以使用較大值電阻而不會影響性能，并能確保系統(tǒng)穩(wěn)定。

 

電路性能優(yōu)勢

 

考慮上文所述的電路設計優(yōu)勢，很明顯，使用這些特性還能獲得性能優(yōu)勢或進一步改善性能的機會。

 

已經(jīng)提到的優(yōu)勢，即能夠利用較低帶寬放大器實現(xiàn)更好的性能，也可以用于擴展更優(yōu)化系統(tǒng)的性能。例如，即便是已充分建立的輸入信號，當最終建立發(fā)生時，輸入之間仍可能存在一些不匹配。因此，使能預充電緩沖器之類的特性將意味著這種最終建立會小得多，故而能夠?qū)崿F(xiàn)最高水平的THD，而以前這是不可能的。

 

流過RC網(wǎng)絡串聯(lián)電阻的電流減小也有利于性能。此外，不僅輸入電流顯著降低，而且它幾乎不依賴于輸入電壓。THD也能得到改善，因為輸入對上電阻的任何不匹配都會導致ADC輸入端看到較小電壓差，并且電壓降不具有信號依賴性。

 

較低的輸入電流對失調(diào)和增益精度也有影響。由于絕對電流減小，以及信號相關的電流變化減少，每個通道或每個電路板上的元件值變化導致失調(diào)和增益誤差發(fā)生較大變化的可能性也較小（同理，較低電流導致串聯(lián)電阻上的電壓變?。?。利用預充電緩沖器可以實現(xiàn)更好的絕對失調(diào)和增益誤差規(guī)格，系統(tǒng)內(nèi)不同電路板或通道的性能也會更為一致。

 

在ADC采樣速率為適應不同信號采集需求而變化的系統(tǒng)中，例如在數(shù)據(jù)采集卡中，較低電流還有另一個好處。在沒有預充電緩沖器的情況下，輸入無源元件上的電壓降隨ADC的采樣速率而變化，因為在較高采樣速率下，ADC輸入電容常常會更頻繁地充電和放電。這同時適用于模擬輸入路徑和基準輸入路徑，ADC將此電壓變化視為與采樣速率相關的失調(diào)和增益誤差。

 

但是，當使能預充電緩沖器時，絕對電流以及相應的絕對電壓降在開始時會小得多，因此ADC采樣速率變化引起的電壓變化也會低得多。在最終系統(tǒng)中，這意味著當調(diào)整采樣率時不大需要重新校準系統(tǒng)失調(diào)和增益誤差，并且失調(diào)和增益誤差對ADC采樣速率的變化不那么敏感。

 

成本優(yōu)勢

易使用特性的主要優(yōu)點之一與總成本有關。各方面的設計和性能優(yōu)勢導致開發(fā)成本和運行成本有可能降低。

?更簡單的設計意味著設計工作量減少，完成第一個原型的時間更快，

?原型設計一次成功的機率更大。

?易驅(qū)動特性支持更低的帶寬，因而可以使用較低成本的放大器。

?失調(diào)和增益優(yōu)勢可以減少工廠校準。

?性能改進可以減少現(xiàn)場校準或按需校準，從而減少停機時間和/或提高產(chǎn)量。

 

使用AD7768-1的實例

表2顯示了AN-1384應用筆記中的一些測量數(shù)據(jù)，此數(shù)據(jù)有助于設計人員選擇合適的放大器來驅(qū)動AD7768-1 ADC。 表格中的例子說明，當使能預充電特性時，改善幅度相當明顯。具體來說，THD的改善是上面提到的減輕ADC加之于驅(qū)動電路的負擔的綜合效應的結(jié)果。例如，當使能預充電緩沖器時，采用ADA4945-1放大器的配置使THD提高4 dB。類似地，ADA4807-2電路使THD增加18 dB。這些例子表明：高性能的放大器，當與ADI公司的許多最新ADC提供的易驅(qū)動特性結(jié)合時，可以實現(xiàn)一流的性能水平。

 

表2.使用不同放大器的AD7768-1性能
 

 

結(jié)論

由于轉(zhuǎn)換器的反沖和帶寬要求，設計一個驅(qū)動無緩沖ADC的電路并非易事，需要適當?shù)姆椒ê驼壑钥紤]。很多時候，所需電路將決定整體系統(tǒng)的THD、SNR和功耗等方面的性能。

 

ADI公司采用SAR和Σ-Δ技術(shù)的最新精密轉(zhuǎn)換器集成了一系列特性，可最大限度地減小轉(zhuǎn)換器輸入電流。這將使反沖最小，大大減少并簡化外部電路，實現(xiàn)以前無法實現(xiàn)的規(guī)格數(shù)值。SAR和Σ-Δ技術(shù)因而更易于使用，工程時間得以縮短，系統(tǒng)特性得到改善。

（來源：亞德諾半導體，作者：Stuart Servis和Miguel Usach Merino）